Text preview for : 4006.pdf part of Motorola 4006 18-bit static shift register
Back to : 4006.pdf | Home
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
MC14002B (see Page 6-5) MC14002UB (see Page 6-14)
MC14006B 18-Bit Static Shift Register
The MC14006B shift register is comprised of four separate shift register sections sharing a common clock: two sections have four stages, and two sections have five stages with an output tap on both the fourth and fifth stages. This makes it possible to obtain a shift register of 4, 5, 8, 9, 10, 12, 13, 14, 16, 17, or 18 bits by appropriate selection of inputs and outputs. This part is particularly useful in serial shift registers and time delay circuits. ╥ ╥ ╥ ╥ ╥ Output Transitions Occur on the Falling Edge of the Clock Pulse Fully Static Operation Can be Cascaded to Provide Longer Shift Register Lengths Supply Voltage Range = 3.0 Vdc to 18 Vdc Capable of Driving Two Low╜power TTL Loads or One Low╜power Schottky TTL Load Over the Rated Temperature Range ╥ Pin╜for╜Pin Replacement for CD4006B MAXIMUM RATINGS* (Voltages Referenced to VSS)
Symbol Parameter VDD Vin, Vout lin, lout PD Tstg TL DC Supply Voltage Value L SUFFIX CERAMIC CASE 632
P SUFFIX PLASTIC CASE 646
D SUFFIX SOIC CASE 751A
ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н нннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн нннннннннннннн н ннннннннннннннннннннн н ннннннннннннннннннннн н н ннннннннннннннннннннн ннннннннннннннннннннн н н ннннннннннннннннннннн
Unit V V ╜ 0.5 to + 18.0 ╠ 10 500 260 Input or Output Voltage (DC or Transient) ╜ 0.5 to VDD + 0.5 Input or Output Current (DC or Transient), per Pin Power Dissipation, per Package Storage Temperature mA mW ╜ 65 to + 150
ORDERING INFORMATION
MC14XXXBCP MC14XXXBCL MC14XXXBD Plastic Ceramic SOIC
TA = ╜ 55╟ to 125╟C for all packages.
_C _C
TRUTH TABLE (Single Stage)
Dn 0 1 x
C
Qn+1 0 1 Qn
Lead Temperature (8╜Second Soldering)
* Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ╜ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages: ╜ 12 mW/_C From 100_C To 125_C
X = Don't Care
BLOCK DIAGRAM
1 DP1 VDD = PIN 14 VSS = PIN 7 NC = PIN 2 D Q4 13 4 DP5 D 4 STAGES C Q8 D 11 Q9 12 5 DP10 Q13 D 4 STAGES C 10 6 DP14 D 4 STAGES C Q17 D 8 Q18 9
4 STAGES C
1 STAGE C
1 STAGE C
CLOCK 3
LOGIC DIAGRAM (ONE REGISTER STAGE)
C # DATA * Transmission Gate (C) 1 OUT 2 (C)
REV 3 1/94
C * D+1 C #Inverter used only on the first stage of each four╜stage element.
C
IN
Input to output is (A) A bidirectional low impedance when control input 1 is "low" and control input 2 is "high". (B) An open circuit when control input 1 is "high" and control input 2 is "low".
╘MOTOROLA CMOS LOGIC DATA Motorola, Inc. 1995
MC14006B 25
нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н ннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн нннн н ннн ннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннн нннннн нннн н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
** The formulas given are for the typical characteristics only at 25_C. To calculate total supply current at loads other than 50 pF: #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
IT(CL) = IT(50 pF) + (CL ╜ 50) Vfk where: IT is in ╣A (per package), CL in pF, V = (VDD ╜ VSS) in volts, f in kHz is input frequency, and k = 0.001.
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
Total Supply Current** (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching)
Quiescent Current (Per Package)
Input Capacitance (Vin = 0)
Input Current
Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)
Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)
Output Voltage Vin = VDD or 0
MC14006B 26
Vin = 0 or VDD (VO = 0.5 or 4.5 Vdc) "1" Level (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Characteristic "1" Level "0" Level Source Sink Symbol VOH VOL IOH IDD VIH IOL Cin VIL Iin IT VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 15 -- DP10 DP14 VSS DP5 DP1 NC
PIN ASSIGNMENT
NC = NO CONNECTION
C
╜ 3.0 ╜ 0.64 ╜ 1.6 ╜ 4.2
4.95 9.95 14.95
0.64 1.6 4.2
Min
3.5 7.0 11
-- -- --
--
--
-- -- --
-- -- --
7
6
5
4
3
2
1
╜ 55_C
╠ 0.1
0.05 0.05 0.05
Max
5.0 10 20
1.5 3.0 4.0
--
-- -- --
-- -- -- --
-- -- --
-- -- --
10
12
13
14
11
8
9
Q17
Q18
Q13
Q8
Q9
Q4
VDD
╜ 2.4 ╜ 0.51 ╜ 1.3 ╜ 3.4
4.95 9.95 14.95
0.51 1.3 3.4
Min
3.5 7.0 11
IT = (1.3 ╣A/kHz) f + IDD IT = (2.6 ╣A/kHz) f + IDD IT = (3.9 ╣A/kHz) f + IDD
-- -- --
--
--
-- -- --
-- -- --
╠ 0.00001
╜ 4.2 ╜ 0.88 ╜ 2.25 ╜ 8.8
Typ #
0.005 0.010 0.015
25_C
0.88 2.25 8.8
2.75 5.50 8.25
2.25 4.50 6.75
5.0
5.0 10 15
0 0 0
MOTOROLA CMOS LOGIC DATA
╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- ╜ 1.7 ╜ 0.36 ╜ 0.9 ╜ 2.4 4.95 9.95 14.95 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- 125_C ╠ 1.0 0.05 0.05 0.05 Max 150 300 600 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF
нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н нннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн ннннннннннннннннннн н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
SWITCHING CHARACTERISTICS* (CL = 50 pF, TA = 25_C)
Hold Time Setup Time Clock Pulse Rise and Fall Time** Clock Pulse Frequency Clock Pulse Width Propagation Delay Time tPLH, tPHL = (1.7 ns/pF) CL + 220 ns tPLH, tPHL = (0.66 ns/pF) CL + 77 ns tPLH, tPHL = (0.5 ns/pF) CL + 55 ns Output Rise and Fall Time tTLH, tTHL = (1.5 ns/pF) CL + 25 ns tTLH, tTHL = (0.75 ns/pF) CL + 12.5 ns tTLH, tTHL = (0.55 ns/pF) CL + 9.5 ns Characteristic Symbol tTLH, tTHL tPLH tPHL tTLH tTHL tWH tsu fcl th VDD 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 Min 180 90 75 200 120 80 -- -- -- -- -- -- -- -- -- -- -- -- 0 0 0 Typ # ╜ 50 ╜ 15 ╜ 8.0 100 60 40 300 110 80 100 50 40 5.0 8.3 12
* The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance. ** When shift register sections are cascaded, the maximum rise and fall times of the clock input should be equal to or less than the rise and fall times ** of the data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitance load.
MOTOROLA CMOS LOGIC DATA Figure 1. Typical Output Source Current Characteristics Test Circuit
VDD = ╜ VGS CLOCK Q4 Q8 DP1 Q9 DP5 Q13 DP10 Q17 DP14 Q18 7 VSS 14 EXTERNAL POWER SUPPLY Vout IOH VDD = VGS CLOCK Q4 Q8 DP1 Q9 DP5 Q13 DP10 Q17 DP14 Q18 VSS 14
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS (Vin or Vout) VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.
Figure 2. Typical Output Sink Current Characteristics Test Circuit
--
75 25 20
--
--
EXTERNAL POWER SUPPLY
Max
Vout
600 220 160
200 100 80
2.5 4.2 6.0
-- --
15 5 4
-- -- --
-- -- --
--
MC14006B 27
IOL MHz Unit ╣s ns ns ns ns ns
VDD 14 PULSE GENERATOR CLOCK Q4 Q8 DP1 Q9 DP5 Q13 DP10 Q17 DP14 Q18 7 50 ╣F ID VSS CL CL
CL
CL TEST PRESET 8
14 9 7 1/3 MC14000 OR EQUIV
CL
CL
1 f CLOCK 50%
DATA
Figure 3. Power Dissipation Test Circuit and Waveforms
VDD 14 PULSE GENERATOR 1 CLOCK Q4 Q8 DP1 Q9 DP5 Q13 DP10 Q17 DP14 Q18 7 VSS CL CL
PULSE GENERATOR 2
CL
CL
CL
CL
20 ns CLOCK th "1" tsu "1" DATA
20 ns
tWL
tWH VDD
90% 50% 10% th "0" tsu "0"
VSS VDD VSS tPHL VOH tTHL tPHL 90% 50% 10% VOH tTHL VOL VOL tPLH
4╜STAGE OUTPUT Q4, Q8 Q13, Q17 5╜STAGE OUTPUT Q9, Q18
MC14006B 28
иии иии иии ииииииииииииииииии иии ииииииииииииииииии ииииииииииииииииии ииииииииииииииииии ииииииииииииии ииииииииииииии ииииииииииииии ииииииииииииии
20 ns 20 ns tTLH 90% 50% 10% tTLH
90% 50% 10%
Output state can change since data previously clocked in might be in either state.
Figure 4. Switching Time Test Circuit and Waveforms
MOTOROLA CMOS LOGIC DATA
OUTLINE DIMENSIONS
L SUFFIX CERAMIC DIP PACKAGE CASE 632╜08 ISSUE Y
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. INCHES MIN MAX 0.750 0.785 0.245 0.280 0.155 0.200 0.015 0.020 0.055 0.065 0.100 BSC 0.008 0.015 0.125 0.170 0.300 BSC 0_ 15_ 0.020 0.040 MILLIMETERS MIN MAX 19.05 19.94 6.23 7.11 3.94 5.08 0.39 0.50 1.40 1.65 2.54 BSC 0.21 0.38 3.18 4.31 7.62 BSC 0_ 15_ 0.51 1.01
╜A╜
14 9
╜B╜
1 7
C
L
╜T╜
SEATING PLANE
K F D
14 PL
G 0.25 (0.010)
M
N J T A
S 14 PL
M 0.25 (0.010)
M
T B
S
DIM A B C D F G J K L M N
P SUFFIX PLASTIC DIP PACKAGE CASE 646╜06 ISSUE L
14 8
B
1 7
NOTES: 1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION. 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 3. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 4. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M N INCHES MIN MAX 0.715 0.770 0.240 0.260 0.145 0.185 0.015 0.021 0.040 0.070 0.100 BSC 0.052 0.095 0.008 0.015 0.115 0.135 0.300 BSC 0_ 10_ 0.015 0.039 MILLIMETERS MIN MAX 18.16 19.56 6.10 6.60 3.69 4.69 0.38 0.53 1.02 1.78 2.54 BSC 1.32 2.41 0.20 0.38 2.92 3.43 7.62 BSC 0_ 10_ 0.39 1.01
A F C N H G D
SEATING PLANE
L
J K M
MOTOROLA CMOS LOGIC DATA
MC14006B 29
OUTLINE DIMENSIONS
D SUFFIX PLASTIC SOIC PACKAGE CASE 751A╜03 ISSUE F
╜A╜
14 8
╜B╜
1 7
P 7 PL 0.25 (0.010)
M
B
M
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.
G C
R X 45 _
F
╜T╜
SEATING PLANE
D 14 PL 0.25 (0.010)
M
K T B
S
M A
S
J
DIM A B C D F G J K M P R
MILLIMETERS MIN MAX 8.55 8.75 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50
INCHES MIN MAX 0.337 0.344 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.228 0.244 0.010 0.019
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1╜800╜441╜2447 or 602╜303╜5454 MFAX: [email protected] ╜ TOUCHTONE 602╜244╜6609 INTERNET: http://Design╜NET.com
JAPAN: Nippon Motorola Ltd.; Tatsumi╜SPD╜JLDC, 6F Seibu╜Butsuryu╜Center, 3╜14╜2 Tatsumi Koto╜Ku, Tokyo 135, Japan. 03╜81╜3521╜8315 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852╜26629298
MC14006B 30
*MC14006B/D*
MOTOROLA CMOS LOGIC DATA MC14006B/D