4066.pdf part of Motorola 4066 4066.pdf, Quad analog switch MX/DMX text manual preview

Text preview for : 4066.pdf part of Motorola 4066 Quad analog switch MX/DMX

Back to : 4066.pdf | Home

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Quad Analog Switch/ Multiplexer/Demultiplexer

MC54/74HC4066

HighґPerformance SiliconґGate CMOS
The MC54/74HC4066 utilizes siliconґgate CMOS technology to achieve fast propagation delays, low ON resistances, and low OFFґchannel leakage current. This bilateral switch/multiplexer/demultiplexer controls analog and digital voltages that may vary across the full powerґsupply range (from VCC to GND). The HC4066 is identical in pinout to the metalґgate CMOS MC14016 and MC14066. Each device has four independent switches. The device has been designed so that the ON resistances (RON) are much more linear over input voltage than RON of metalґgate CMOS analog switches. This device is identical in both function and pinout to the HC4016. The ON/OFF control inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs. For analog switches with voltageґlevel translators, see the HC4316. Ї Ї Ї Ї Ї Ї Ї Fast Switching and Propagation Speeds High ON/OFF Output Voltage Ratio Low Crosstalk Between Switches Diode Protection on All Inputs/Outputs Wide PowerґSupply Voltage Range (VCC ґ GND) = 2.0 to 12.0 Volts Analog Input Voltage Range (VCC ґ GND) = 2.0 to 12.0 Volts Improved Linearity and Lower ON Resistance over Input Voltage than the MC14016 or MC14066 or HC4016 Ї Low Noise Ї Chip Complexity: 44 FETs or 11 Equivalent Gates
14 1

J SUFFIX CERAMIC PACKAGE CASE 632ґ08

14 1

N SUFFIX PLASTIC PACKAGE CASE 646ґ06

14 1

D SUFFIX SOIC PACKAGE CASE 751Aґ03

14 1

DT SUFFIX TSSOP PACKAGE CASE 948Gґ01

ORDERING INFORMATION MC54HCXXXXJ MC74HCXXXXN MC74HCXXXXD MC74HCXXXXDT Ceramic Plastic SOIC TSSOP

LOGIC DIAGRAM

PIN ASSIGNMENT
XA 1 2 3 4 5 6 7 14 13 12 11 10 9 8 VCC A ON/OFF CONTROL D ON/OFF CONTROL XD YD YC XC

XA A ON/OFF CONTROL XB B ON/OFF CONTROL XC C ON/OFF CONTROL XD D ON/OFF CONTROL

1

2

YA

YA YB

13 4 3

YB ANALOG OUTPUTS/INPUTS

5 8 9

XB B ON/OFF CONTROL C ON/OFF CONTROL GND

YC

FUNCTION TABLE
6 11 10 On/Off Control Input YD L H State of Analog Switch Off On

12 ANALOG INPUTS/OUTPUTS = XA, XB, XC, XD PIN 14 = VCC PIN 7 = GND

10/95

╘ Motorola, Inc. 1995

1

REV 6

ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н ннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннн н н н н ннннннннннннннннннннннн н н ннннннннннннннннннннннн н н н н ннн н н н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн ннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн ннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н
* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions. Derating -- Plastic DIP: ґ 10 mW/_C from 65_ to 125_C Ceramic DIP: ґ 10 mW/_C from 100_ to 125_C SOIC Package: ґ 7 mW/_C from 65_ to 125_C TSSOP Package: ґ 6.1 mW/_C from 65_ to 125_C For high frequency or heavy load considerations, see Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D). NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D). * For voltage drops across the switch greater than 1.2 V (switch on), excessive VCC current may be drawn; i.e., the current out of the switch may contain both VCC and switch input components. The reliability of the device will be unaffected unless the Maximum Ratings are exceeded.

ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн ннннннннннннннннннннн н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн ннннннннннннннннннннн н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н нннннннн н н н ннннннннннннннннннннннн ннннннннннннннннннннн нннннннннннннннн н ннннннннннннннннннннннн ннннннннннннннннннннн н н ннннннннннннннннннннннн ннн ннннннннннннннннннннннн н н ннннннннннннннннннннннн
MAXIMUM RATINGS*

MOTOROLA

DC ELECTRICAL CHARACTERISTIC Digital Section (Voltages Referenced to GND)

RECOMMENDED OPERATING CONDITIONS

MC54/74HC4066

Symbol

Symbol

Symbol

VCC

Tstg

VIS

VIO*

VCC

Vin

PD

TL

tr, tf

VIS

Vin

ICC

TA

VIH

VIL

I

Iin

Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP, SOIC or TSSOP Package) (Ceramic DIP)

Storage Temperature

Power Dissipation in Still Air, Plastic or Ceramic DIP SOIC Package TSSOP Package

DC Current Into or Out of Any Pin

Digital Input Voltage (Referenced to GND)

Analog Input Voltage (Referenced to GND)

Positive DC Supply Voltage (Referenced to GND)

Input Rise and Fall Time, ON/OFF Control Inputs (Figure 10) VCC = 2.0 V VCC = 4.5 V VCC = 9.0 V VCC = 12.0 V

Operating Temperature, All Package Types

Static or Dynamic Voltage Across Switch

Digital Input Voltage (Referenced to GND)

Analog Input Voltage (Referenced to GND)

Positive DC Supply Voltage (Referenced to GND)

Maximum Quiescent Supply Current (per Package)

Maximum Input Leakage Current ON/OFF Control Inputs

Maximum LowґLevel Voltage ON/OFF Control Inputs

Minimum HighґLevel Voltage ON/OFF Control Inputs

Parameter

Parameter

Parameter

Vin = VCC or GND VIO = 0 V

Vin = VCC or GND

Ron = Per Spec

Ron = Per Spec

Test Conditions

ґ 1.5 to VCC + 1.5

ґ 0.5 to VCC + 0.5

ґ 0.5 to + 14.0

ґ 65 to + 150

2 GND GND ґ 55 Min 2.0 -- Value 0 0 0 0 ╠ 25 260 300 750 500 450 + 125 1000 500 400 250 VCC VCC 12.0 Max 1.2 VCC V 6.0 12.0 2.0 4.5 9.0 12.0 2.0 4.5 9.0 12.0 12.0 Unit Unit mW mA

_C

_C

_C

ns

V

V

V

V

V

V

V

ґ 55 to 25_C

╠ 0.1

1.5 3.15 6.3 8.4

0.3 0.9 1.8 2.4

2 8

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this highґimpedance circuit. For proper operation, Vin and Vout should be constrained to the range GND (Vin or Vout) VCC. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or VCC). Unused outputs must be left open. I/O pins must be connected to a properly terminated line or bus.

Guaranteed Limit

v 85_C v 125_C

HighґSpeed CMOS Logic Data DL129 -- Rev 6 ╠ 1.0 1.5 3.15 6.3 8.4 0.3 0.9 1.8 2.4 20 80

v

╠ 1.0 1.5 3.15 6.3 8.4 0.3 0.9 1.8 2.4

40 160

v

Unit

╣A ╣A V V

ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н ннннннннннннннннннннннннннннннннн н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н
NOTES: 1. For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D). 2. Information on typical parametric values can be found in Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D). At supply voltage (V CC ґ GND) approaching 2 V the analog switchґon resistance becomes extremely nonґlinear. Therefore, for lowґvoltage operation, it is recommended that these devices only be used to control digital signals. NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D).

HighґSpeed CMOS Logic Data DL129 -- Rev 6 Symbol Symbol Ron tPLH, tPHL tPZL, tPZH tPLZ, tPHZ Ron CPD Ion Ioff C Maximum OnґChannel Leakage Current, Any One Channel Maximum OffґChannel Leakage Current, Any One Channel Maximum Difference in "ON" Resistance Between Any Two Channels in the Same Package Maximum "ON" Resistance Maximum Capacitance Parameter Parameter Vin = VIH VIS = VCC or GND (Figure 4)

* Used to determine the noґload dynamic power consumption: PD = CPD VCC 2 f + ICC VCC . For load considerations, see Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D).

AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, ON/OFF Control Inputs: tr = tf = 6 ns)

DC ELECTRICAL CHARACTERISTICS Analog Section (Voltages Referenced to GND)

Power Dissipation Capacitance (Per Switch) (Figure 13)*

Maximum Propagation Delay, ON/OFF Control to Analog Output (Figures 10 and 1 1)

Maximum Propagation Delay, ON/OFF Control to Analog Output (Figures 10 and 11)

Maximum Propagation Delay, Analog Input to Analog Output (Figures 8 and 9)

Vin = VIH VIS = 1/2 (VCC ґ GND) IS 2.0 mA

Vin = VIL VIO = VCC or GND Switch Off (Figure 3)

Vin = VIH VIS = VCC or GND (Endpoints) IS 2.0 mA (Figures 1, 2)

Vin = VIH VIS = VCC to GND IS 2.0 mA (Figures 1, 2)

v

v

v

Test Conditions

ON/OFF Control Input

Control Input = GND Analog I/O Feedthrough

3 VCC V VCC V 2.0 4.5 9.0 12.0 2.0 4.5 9.0 12.0 2.0 4.5 9.0 12.0 2.0 4.5 9.0 12.0 2.0 4.5 9.0 12.0 12.0 12.0 2.0 4.5 9.0 12.0 -- -- -- ґ 55 to 25_C ґ 55 to 25_C Typical @ 25╟C, VCC = 5.0 V -- 170 85 85 125 25 25 25 150 30 30 30 0.1 0.1 35 1.0 -- 30 20 20 -- 85 63 63 10 50 10 10 10 Guaranteed Limit Guaranteed Limit -- 106 78 78 -- 215 106 106 160 32 32 32 190 38 30 30 0.5 0.5 35 1.0 -- 35 25 25 10 65 13 13 13 15 -- 130 95 95 -- 255 130 130 185 37 37 37 225 45 30 30 1.0 1.0 35 1.0 -- 40 30 30 10 75 15 15 15

v 85_C v 125_C

v 85_C v 125_C

MC54/74HC4066

MOTOROLA Unit Unit ╣A ╣A pF pF ns ns ns

ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н
* Guaranteed limits not tested. Determined by design and verified by qualification.

MOTOROLA

ADDITIONAL APPLICATION CHARACTERISTICS (Voltages Referenced to GND Unless Noted)

MC54/74HC4066

Symbol

THD

BW

--

--

--

Total Harmonic Distortion (Figure 14)

Crosstalk Between Any Two Switches (Figure 12)

Feedthrough Noise, Control to Switch (Figure 7)

OffґChannel Feedthrough Isolation (Figure 6)

Maximum OnґChannel Bandwidth or Minimum Frequency Response (Figure 5)

Parameter

fin = 1 MHz Sine Wave Adjust fin Voltage to Obtain 0 dBm at VOS Increase fin Frequency Until dB Meter Reads ґ 3 dB RL = 50 , CL = 10 pF

fin = 1 kHz, RL = 10 k, CL = 50 pF THD = THDMeasured ґ THDSource VIS = 4.0 VPP sine wave VIS = 8.0 VPP sine wave VIS = 11.0 VPP sine wave

fin Sine Wave Adjust fin Voltage to Obtain 0 dBm at VIS fin = 10 kHz, RL = 600 , CL = 50 pF

Vin 1 MHz Square Wave (tr = tf = 6 ns) Adjust RL at Setup so that IS = 0 A RL = 600 , CL = 50 pF

fin Sine Wave Adjust fin Voltage to Obtain 0 dBm at VIS fin = 10 kHz, RL = 600 , CL = 50 pF

v

fin = 1.0 MHz, RL = 50 , CL = 10 pF

fin = 1.0 MHz, RL = 50 , CL = 10 pF

4 Test Conditions RL = 10 k, CL = 10 pF

VCC V

HighґSpeed CMOS Logic Data DL129 -- Rev 6 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 4.5 9.0 12.0 Limit* 25_C 54/74HC 0.10 0.06 0.04 ґ 80 ґ 80 ґ 80 ґ 70 ґ 70 ґ 70 ґ 40 ґ 40 ґ 40 ґ 50 ґ 50 ґ 50 30 65 100 60 130 200 150 160 160 mVPP MHz Unit dB dB %

MC54/74HC4066
600 R on , ON RESISTANCE (OHMS) R on , ON RESISTANCE (OHMS) 500 400 300 200 100 0 120 125╟C 100 80 25╟C 60 ґ 55╟C 40 20 0

ґ 55╟C 25╟C 125╟C 0 0.25 0.50 0.75 1.00 1.25 1.50 1.75 2.00 Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND

0

0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND

4.5

Figure 1a. Typical On Resistance, VCC = 2.0 V

Figure 1b. Typical On Resistance, VCC = 4.5 V

80 R on , ON RESISTANCE (OHMS) R on , ON RESISTANCE (OHMS) 70 60 50 40 30 20 10 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 5.5 6.0 25╟C ґ 55╟C 125╟C

120 100 80 125╟C 60 25╟C 40 ґ 55╟C 20 0

0

Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND

1.0 2.0 3.0 4.0 5.0 6.0 7.0 8.0 Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND

9.0

Figure 1c. Typical On Resistance, VCC = 6.0 V

Figure 1d. Typical On Resistance, VCC = 9.0 V

80 R on , ON RESISTANCE (OHMS) 70 60 50 25╟C 40 30 20 10 0 0 1.0 2.0 3.0 4.0 5.0 6.0 7.0 8.0 9.0 10 11 12 ANALOG IN ґ 55╟C 125╟C PROGRAMMABLE POWER SUPPLY ґ +

PLOTTER

MINI COMPUTER

DC ANALYZER

VCC DEVICE UNDER TEST COMMON OUT

GND

Vin, INPUT VOLTAGE (VOLTS), REFERENCED TO GND

Figure 1e. Typical On Resistance, VCC = 12 V

Figure 2. On Resistance Test SetґUp

HighґSpeed CMOS Logic Data DL129 -- Rev 6

5

MOTOROLA

MC54/74HC4066
VCC VCC GND VCC A OFF 14 VCC A GND ON 14 N/C VCC

7

SELECTED CONTROL INPUT

VIL 7

SELECTED CONTROL INPUT

VIH

Figure 3. Maximum Off Channel Leakage Current, Any One Channel, Test SetґUp

Figure 4. Maximum On Channel Leakage Current, Test SetґUp

VCC 14 fin 0.1╣F ON

VOS fin 0.1╣F

VIS OFF RL SELECTED CONTROL INPUT 7

VCC 14

VOS

CL*

dB METER

CL*

dB METER

7

SELECTED CONTROL INPUT

VCC

*Includes all probe and jig capacitance.

*Includes all probe and jig capacitance.

Figure 5. Maximum OnґChannel Bandwidth Test SetґUp

Figure 6. OffґChannel Feedthrough Isolation, Test SetґUp

VCC/2 14 RL OFF/ON

VCC

VCC/2

RL IS

VOS CL* VCC ANALOG IN tPLH 50% ANALOG OUT 50% GND tPHL

VCC GND

Vin 1 MHz tr = tf = 6 ns CONTROL

7

SELECTED CONTROL INPUT

*Includes all probe and jig capacitance.

Figure 7. Feedthrough Noise, ON/OFF Control to Analog Out, Test SetґUp

Figure 8. Propagation Delays, Analog In to Analog Out

MOTOROLA

6

HighґSpeed CMOS Logic Data DL129 -- Rev 6

MC54/74HC4066
VCC 14 ANALOG IN ON CL* 50% ANALOG OUT 50% *Includes all probe and jig capacitance. tPZH tPHZ 90% VOH HIGH IMPEDANCE ANALOG OUT TEST POINT CONTROL 90% 50% 10% tPZL tPLZ tr tf VCC GND HIGH IMPEDANCE 10% VOL

7

SELECTED CONTROL INPUT

VCC

Figure 9. Propagation Delay Test SetґUp

Figure 10. Propagation Delay, ON/OFF Control to Analog Out
VIS VCC RL 14 ON 0.1 ╣F TEST POINT OFF VCC OR GND RL SELECTED CONTROL INPUT 7 VCC/2 RL CL* RL CL* fin VOS

POSITION 1 WHEN TESTING tPHZ AND tPZH 1 2 VCC 1 2 ON/OFF CL* SELECTED CONTROL INPUT 7 POSITION 2 WHEN TESTING tPLZ AND tPZL VCC 14 1 k

VCC/2

VCC/2

*Includes all probe and jig capacitance.

*Includes all probe and jig capacitance.

Figure 11. Propagation Delay Test SetґUp

Figure 12. Crosstalk Between Any Two Switches, Test SetґUp

VCC A 14 N/C OFF/ON N/C 0.1 ╣F fin ON RL SELECTED CONTROL INPUT VCC/2 7 SELECTED CONTROL INPUT VCC CL* VIS

VCC

VOS TO DISTORTION METER

7

ON/OFF CONTROL *Includes all probe and jig capacitance.

Figure 13. Power Dissipation Capacitance Test SetґUp

Figure 14. Total Harmonic Distortion, Test SetґUp

HighґSpeed CMOS Logic Data DL129 -- Rev 6

7

MOTOROLA

MC54/74HC4066
0 ґ 10 ґ 20 ґ 30 dBm ґ 40 ґ 50 ґ 60 ґ 70 ґ 80 ґ 90 1.0 2.0 FREQUENCY (kHz) 3.0 DEVICE SOURCE FUNDAMENTAL FREQUENCY

Figure 15. Plot, Harmonic Distortion

APPLICATION INFORMATION
The ON/OFF Control pins should be at V CC or GND logic levels, VCC being recognized as logic high and GND being recognized as a logic low. Unused analog inputs/outputs may be left floating (not connected). However, it is advisable to tie unused analog inputs and outputs to VCC or GND through a low value resistor. This minimizes crosstalk and feedthrough noise that may be pickedґup by the unused I/O pins. The maximum analog voltage swings are determined by the supply voltages VCC and GND. The positive peak analog voltage should not exceed VCC. Similarly, the negative peak analog voltage should not go below GND. In the example

below, the difference between VCC and GND is twelve volts. Therefore, using the configuration in Figure 16, a maximum analog signal of twelve volts peakґtoґpeak can be controlled. When voltage transients above VCC and/or below GND are anticipated on the analog channels, external diodes (Dx) are recommended as shown in Figure 17. These diodes should be small signal, fast turnґon types able to absorb the maximum anticipated current surges during clipping. An alternate method would be to replace the Dx diodes with MO sorbs (Motorola high current surge protectors). MOsorbs are fast turnґon devices ideally suited for precise DC protection with no inherent wear out mechanism.

VCC = 12 V + 12 V 0V 14 ANALOG I/O ON ANALOG O/I + 12 V 0V Dx

VCC 16 ON Dx VCC SELECTED CONTROL INPUT 7

VCC Dx

Dx

SELECTED CONTROL INPUT 7

OTHER CONTROL INPUTS (VCC OR GND)

OTHER CONTROL INPUTS (VCC OR GND)

Figure 16. 12 V Application

Figure 17. Transient Suppressor Application

MOTOROLA

8

HighґSpeed CMOS Logic Data DL129 -- Rev 6

MC54/74HC4066
+5 V +5 V

ANALOG SIGNALS R* LSTTL/ NMOS R* R* R* 5 6 14 15 R* = 2 TO 10 k

14

ANALOG SIGNALS

ANALOG SIGNALS HCT BUFFER 5 6 14 15

14

ANALOG SIGNALS

HC4016

LSTTL/ NMOS

HC4016

CONTROL INPUTS 7

CONTROL INPUTS 7

a. Using Pull-Up Resistors

b. Using HCT Buffer Figure 18. LSTTL/NMOS to HCMOS Interface

VDD = 5 V

VCC = 5 TO 12 V

13 3 5 7 9 11 14

1

16

ANALOG SIGNALS

14

ANALOG SIGNALS

HC4016 MC14504 2 4 6 8 10 5 6 14 15 CONTROL INPUTS 7

Figure 19. TTL/NMOSґtoґCMOS Level Converter Analog Signal PeakґtoґPeak Greater than 5 V (Also see HC4316)

CHANNEL 4

1 OF 4 SWITCHES 1 OF 4 SWITCHES COMMON I/O 1 OF 4 SWITCHES 1 OF 4 SWITCHES ґ INPUT 1 OF 4 SWITCHES + 0.01 ╣F 1 2 3 4 CONTROL INPUTS LF356 OR EQUIVALENT OUTPUT

CHANNEL 3

CHANNEL 2

CHANNEL 1

Figure 20. 4ґInput Multiplexer

Figure 21. Sample/Hold Amplifier

HighґSpeed CMOS Logic Data DL129 -- Rev 6

9

MOTOROLA

MC54/74HC4066
OUTLINE DIMENSIONS
J SUFFIX CERAMIC DIP PACKAGE CASE 632ґ08 ISSUE Y
-A14 8 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMESNION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. INCHES MIN MAX 0.750 0.785 0.245 0.280 0.155 0.200 0.015 0.020 0.055 0.065 0.100 BSC 0.008 0.015 0.125 0.170 0.300 BSC 0╟ 15╟ 0.020 0.040 MILLIMETERS MIN MAX 19.05 19.94 7.11 6.23 5.08 3.94 0.50 0.39 1.65 1.40 2.54 BSC 0.38 0.21 4.31 3.18 7.62 BSC 15╟ 0╟ 0.51 1.01

-B1 7

C

L

-TSEATING PLANE

K F G D 14 PL 0.25 (0.010) N
M

M
S

T A

J 14 PL 0.25 (0.010)

M

T

B

S

DIM A B C D F G J K L M N

N SUFFIX PLASTIC DIP PACKAGE CASE 646ґ06 ISSUE L
14 8 NOTES: 1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION. 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 3. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 4. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M N INCHES MIN MAX 0.715 0.770 0.240 0.260 0.145 0.185 0.015 0.021 0.040 0.070 0.100 BSC 0.052 0.095 0.008 0.015 0.115 0.135 0.300 BSC 0_ 10_ 0.015 0.039 MILLIMETERS MIN MAX 18.16 19.56 6.10 6.60 3.69 4.69 0.38 0.53 1.02 1.78 2.54 BSC 1.32 2.41 0.20 0.38 2.92 3.43 7.62 BSC 0_ 10_ 0.39 1.01

B
1 7

A F C N H G D
SEATING PLANE

L

J K M

MOTOROLA

10

HighґSpeed CMOS Logic Data DL129 -- Rev 6

MC54/74HC4066
OUTLINE DIMENSIONS
D SUFFIX PLASTIC SOIC PACKAGE CASE 751Aґ03 ISSUE F
ґAґ
14 8 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

ґBґ
1 7

P 7 PL

0.25 (0.010)

M

B

M

G C

R X 45╟

F

SEATING PLANE

D

14 PL

K
M

M B
S

J

0.25 (0.010)

T

A

S

DIM A B C D F G J K M P R

MILLIMETERS MIN MAX 8.75 8.55 4.00 3.80 1.75 1.35 0.49 0.35 1.25 0.40 1.27 BSC 0.25 0.19 0.25 0.10 7╟ 0╟ 5.80 6.20 0.25 0.50

INCHES MIN MAX 0.337 0.344 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 7╟ 0╟ 0.228 0.244 0.010 0.019

DT SUFFIX PLASTIC TSSOP PACKAGE CASE 948Gґ01 ISSUE O
14X K REF NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE ґWґ. DIM A B C D F G H J J1 K K1 L M MILLIMETERS MIN MAX 4.90 5.10 4.30 4.50 ґґґ 1.20 0.05 0.15 0.50 0.75 0.65 BSC 0.50 0.60 0.09 0.20 0.09 0.16 0.19 0.30 0.19 0.25 6.40 BSC 0_ 8_ INCHES MIN MAX 0.193 0.200 0.169 0.177 ґґґ 0.047 0.002 0.006 0.020 0.030 0.026 BSC 0.020 0.024 0.004 0.008 0.004 0.006 0.007 0.012 0.007 0.010 0.252 BSC 0_ 8_

0.10 (0.004) 0.15 (0.006) T U
S

M

T U

S

V

S

N
2X

L/2

14

8

0.25 (0.010) M

L
PIN 1 IDENT. 1 7

B ґUґ

N F DETAIL E

0.15 (0.006) T U

S

A ґVґ J J1

SECTION NґN ґWґ

C 0.10 (0.004) ґTґ SEATING
PLANE

D

G

H

DETAIL E

HighґSpeed CMOS Logic Data DL129 -- Rev 6

11

иии ггг иии ггг иии ггг иии ггг
K K1

MOTOROLA

MC54/74HC4066

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us: USA/EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1ґ800ґ441ґ2447 MFAX: [email protected] ґTOUCHTONE (602) 244ґ6609 INTERNET: http://DesignґNET.com

JAPAN: Nippon Motorola Ltd.; TatsumiґSPDґJLDC, Toshikatsu Otsuki, 6F SeibuґButsuryuґCenter, 3ґ14ґ2 Tatsumi KotoґKu, Tokyo 135, Japan. 03ґ3521ґ8315 HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852ґ26629298

MOTOROLA

CODELINE

12

*MC54/74HC4066/D*

MC54/74HC4066/D HighґSpeed CMOS Logic Data DL129 -- Rev 6