4106.pdf part of ON SEMICONDUCTOR 4106 4106.pdf, Hex Schmitt Trigger text manual preview

Text preview for : 4106.pdf part of ON SEMICONDUCTOR 4106 Hex Schmitt Trigger

Back to : 4106.pdf | Home

MC14106B Hex Schmitt Trigger
The MC14106B hex Schmitt Trigger is constructed with MOS Pґchannel and Nґchannel enhancement mode devices in a single monolithic structure. These devices find primary use where low power dissipation and/or high noise immunity is desired. The MC14106B may be used in place of the MC14069UB hex inverter for enhanced noise immunity or to "square up" slowly changing waveforms.

http://onsemi.com MARKING DIAGRAMS
14 PDIPґ14 P SUFFIX CASE 646 1 14 SOICґ14 D SUFFIX CASE 751A 14106B AWLYWW 1 14 TSSOPґ14 DT SUFFIX CASE 948G 1 A WL, L YY, Y WW, W = Assembly Location = Wafer Lot = Year = Work Week 14 106B ALYW MC14106BCP AWLYYWW

Ї Increased Hysteresis Voltage Over the MC14584B Ї Supply Voltage Range = 3.0 Vdc to 18 Vdc Ї Capable of Driving Two Lowґpower TTL Loads or One Lowґpower Ї PinґforґPin Replacement for CD40106B and MM74C14 Ї Can Be Used to Replace the MC14584B or MC14069UB
Schottky TTL Load Over the Rated Temperature Range

MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 1.)
Symbol VDD Vin, Vout Iin, Iout PD TA Tstg TL Parameter DC Supply Voltage Range Input or Output Voltage Range (DC or Transient) Input or Output Current (DC or Transient) per Pin Power Dissipation, per Package (Note 2.) Ambient Temperature Range Storage Temperature Range Lead Temperature (8ґSecond Soldering) Value ґ0.5 to +18.0 ґ0.5 to VDD + 0.5 ╠10 500 ґ55 to +125 ґ65 to +150 260 Unit V V mA mW ╟C ╟C ╟C

ORDERING INFORMATION
Device MC14106BCP MC14106BD MC14106BDR2 MC14106BDT MC14106BDTR2 Package PDIPґ14 SOICґ14 SOICґ14 TSSOPґ14 Shipping 2000/Box 55/Rail 2500/Tape & Reel 96/Rail

1. Maximum Ratings are those values beyond which damage to the device may occur. 2. Temperature Derating: Plastic "P and D/DW" Packages: ґ 7.0 mW/_C From 65_C To 125_C This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this highґimpedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS v (Vin or Vout) v VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.

TSSOPґ14 2500/Tape & Reel

╘ Semiconductor Components Industries, LLC, 2000

1

August, 2000 ґ Rev. 4

Publication Order Number: MC14106B/D

MC14106B
LOGIC DIAGRAM
1 3 5 9 11 13 VDD = PIN 14 VSS = PIN 7 2 4 6 8 10 12

EQUIVALENT CIRCUIT SCHEMATIC (1/6 OF CIRCUIT SHOWN)

http://onsemi.com
2

ннн н н н н н н ннннннннннннннннннннннннннннннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннн н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н ннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн
3. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance. 4. The formulas given are for the typical characteristics only at 25_C. 5. To calculate total supply current at loads other than 50 pF:

where IT is in ╣A (per package), CL in pF, V = (VDD ґ VSS) in volts, f in kHz is input frequency, and k = 0.001.

6. VH = VT+ ґ VTґ (But maximum variation of VH is specified as less that VT+ max ґ VTґ min).

ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)

Total Supply Current (4.) (5.) (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching)

Quiescent Current (Per Package)

Input Capacitance (Vin = 0)

Input Current

Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)

Threshold Voltage PositiveґGoing

Hysteresis Voltage

Output Voltage Vin = VDD

(VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc)

Vin = 0

NegativeґGoing

Characteristic

IT(CL) = IT(50 pF) + (CL ґ 50) Vfk

"1" Level

"0" Level

Source

Sink

Symbol

VH (6.)

VOH

VOL

VT+

VTґ

IOH

IDD

Cin

IOL

Iin

IT

VDD Vdc

5.0 10 15

5.0 10 15

5.0 10 15

5.0 5.0 10 15

5.0 10 15

5.0 10 15

5.0 10 15

5.0 10 15

5.0 10 15

15

--

http://onsemi.com
ґ 3.0 ґ 0.64 ґ 1.6 ґ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 0.9 2.5 4.0 2.2 4.6 6.8 0.3 1.2 1.6

MC14106B

-- -- --

--

--

-- -- --

ґ 55_C

3 ╠ 0.1 3.6 7.1 10.8 0.25 0.5 1.0 0.05 0.05 0.05 Max 2.8 5.2 7.4 2.0 3.4 5.0 -- -- -- -- -- -- -- -- -- -- -- ґ 2.4 ґ 0.51 ґ 1.3 ґ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 Min 0.9 2.5 4.0 2.2 4.6 6.8 0.3 1.2 1.6 -- -- -- -- -- -- -- -- IT = (1.8 ╣A/kHz) f + IDD IT = (3.6 ╣A/kHz) f + IDD IT = (5.4 ╣A/kHz) f + IDD ╠0.00001 Typ (3.) 0.0005 0.0010 0.0015 ґ 4.2 ґ 0.88 ґ 2.25 ґ 8.8 25_C 0.88 2.25 8.8 5.0 1.9 3.9 5.8 2.9 5.9 8.8 1.1 1.7 2.1 5.0 10 15 0 0 0 ╠ 0.1 3.6 7.1 10.8 0.25 0.5 1.0 0.05 0.05 0.05 Max 7.5 2.8 5.2 7.4 2.0 3.4 5.0 -- -- -- -- -- -- -- -- -- -- ґ 1.7 ґ 0.36 ґ 0.9 ґ 2.4 4.95 9.95 14.95 0.36 0.9 2.4 Min 0.9 2.5 4.0 2.2 4.6 6.8 0.3 1.2 1.6 -- -- -- -- -- -- -- -- 125_C ╠ 1.0 3.6 7.1 10.8 0.05 0.05 0.05 Max 7.5 15 30 2.8 5.2 7.4 2.0 3.4 5.0 -- -- -- -- -- -- -- -- -- -- -- mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc Vdc pF

MC14106B

Vout , OUTPUT VOLTAGE (Vdc)

ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн
SWITCHING CHARACTERISTICS (CL = 50 pF, TA = 25_C)
Characteristic Symbol tTLH VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 Min -- -- -- -- -- -- -- -- -- Typ (7.) 100 50 40 100 50 40 125 50 40 Max 200 100 80 200 100 80 250 100 80 Unit ns Output Rise Time Output Fall Time tTHL ns Propagation Delay Time tPLH, tPHL ns 7. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance. PULSE GENERATOR VDD 14 OUTPUT INPUT 7 VSS CL 20 ns INPUT tPHL OUTPUT tf 90% 50% 10% 90% 50% 10% tr 20 ns VDD tPLH VSS VOH VOL

Figure 1. Switching Time Test Circuit and Waveforms

VDD

0

0

VT-

VH

VT+

VDD

Vin, INPUT VOLTAGE (Vdc)

Figure 2. Typical Transfer Characteristics

http://onsemi.com
4

MC14106B
APPLICATIONS
Vin VH Vin VSS VDD Vout VSS Vout VSS VDD VH Vin VSS VDD Vout VDD

(a) Schmitt Triggers will square up inputs with slow rise and fall times. Figure 3.
VDD

(b) A Schmitt trigger offers maximum noise immunity in gate applications.

VDD

R tw Rs Vout C R tw = RC IN Rs Vout VDD VT+ C tw

Useful as Pushbutton/Keyboard Debounce Circuit.

Figure 4. Monostable Multivibrator

http://onsemi.com
5

MC14106B
1 f R t2 t1 Vin

R

A C VDD Vin VT+ VSS VDD VT+ VSS

Vout

C * t1 [ RCln * t2 [ RCln 1 [ RCln f

VT ) VT VDD VT VDD VT ) VDD VT VDD VT ) VT ) VT

A

VDD Vout VT+ VSS Useful in discriminating against short pulse durations.

*t1 + t2 & tPHL + tPLH

Figure 5. Astable Multivibrator

Figure 6. Integrator

Vin

C Vin R +EDGE -EDGE

-EDGE

+EDGE VDD VDD tw = RC ln VT+ tw

C Vin R

C

C

R

R

Useful as an edge detector circuit.

Figure 7. Differentiator

Figure 8. Positive Edge Time Delay Circuit

http://onsemi.com
6

MC14106B
PACKAGE DIMENSIONS

P SUFFIX PLASTIC DIP PACKAGE CASE 646ґ06 ISSUE M
14 8

B
1 7

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. INCHES MIN MAX 0.715 0.770 0.240 0.260 0.145 0.185 0.015 0.021 0.040 0.070 0.100 BSC 0.052 0.095 0.008 0.015 0.115 0.135 0.290 0.310 --10_ 0.015 0.039 MILLIMETERS MIN MAX 18.16 18.80 6.10 6.60 3.69 4.69 0.38 0.53 1.02 1.78 2.54 BSC 1.32 2.41 0.20 0.38 2.92 3.43 7.37 7.87 --10_ 0.38 1.01

A F N ґTґ
SEATING PLANE

L C

K H G D 14 PL 0.13 (0.005)
M

J M

DIM A B C D F G H J K L M N

D SUFFIX PLASTIC SOIC PACKAGE CASE 751Aґ03 ISSUE F
ґAґ
14 8 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

ґBґ
1 7

P 7 PL 0.25 (0.010)
M

B

M

G C

R X 45 _

F

ґTґ
SEATING PLANE

D 14 PL 0.25 (0.010)
M

K T B
S

M A
S

J

DIM A B C D F G J K M P R

MILLIMETERS MIN MAX 8.55 8.75 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50

INCHES MIN MAX 0.337 0.344 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.228 0.244 0.010 0.019

http://onsemi.com
7

MC14106B
PACKAGE DIMENSIONS

DT SUFFIX PLASTIC TSSOP PACKAGE CASE 948Gґ01 ISSUE O
14X K REF NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE -W-. MILLIMETERS INCHES DIM MIN MAX MIN MAX A 4.90 5.10 0.193 0.200 B 4.30 4.50 0.169 0.177 C --1.20 --0.047 D 0.05 0.15 0.002 0.006 F 0.50 0.75 0.020 0.030 G 0.65 BSC 0.026 BSC H 0.50 0.60 0.020 0.024 J 0.09 0.20 0.004 0.008 J1 0.09 0.16 0.004 0.006 K 0.19 0.30 0.007 0.012 K1 0.19 0.25 0.007 0.010 L 6.40 BSC 0.252 BSC M 0_ 8_ 0_ 8_

0.10 (0.004) 0.15 (0.006) T U
S

M

T U

S

V

S

N
2X

L/2

14

8

0.25 (0.010) M

L
PIN 1 IDENT. 1 7

B ґUґ

N F DETAIL E K K1 J J1

0.15 (0.006) T U

S

A ґVґ

C 0.10 (0.004) ґTґ SEATING
PLANE

D

G

H

DETAIL E

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION
NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303ґ675ґ2175 or 800ґ344ґ3860 Toll Free USA/Canada Fax: 303ґ675ґ2176 or 800ґ344ґ3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303ґ675ґ2167 or 800ґ344ґ3810 Toll Free USA/Canada N. American Technical Support: 800ґ282ґ9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor ґ European Support German Phone: (+1) 303ґ308ґ7140 (MonґFri 2:30pm to 7:00pm CET) Email: ONlitґ[email protected] French Phone: (+1) 303ґ308ґ7141 (MonґFri 2:00pm to 7:00pm CET) Email: ONlitґ[email protected] English Phone: (+1) 303ґ308ґ7142 (MonґFri 12:00pm to 5:00pm GMT) Email: [email protected] EUROPEAN TOLLґFREE ACCESS*: 00ґ800ґ4422ґ3781 *Available from Germany, France, Italy, UK CENTRAL/SOUTH AMERICA: Spanish Phone: 303ґ308ґ7143 (MonґFri 8:00am to 5:00pm MST) Email: ONlitґ[email protected] ASIA/PACIFIC: LDC for ON Semiconductor ґ Asia Support Phone: 303ґ675ґ2121 (TueґFri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001ґ800ґ4422ґ3781 Email: ONlitґ[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4ґ32ґ1 NishiґGotanda, Shinagawaґku, Tokyo, Japan 141ґ0031 Phone: 81ґ3ґ5740ґ2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

http://onsemi.com
8

ггг ии ггг ии

SECTION NґN ґWґ

For additional information, please contact your local Sales Representative.

MC14106B/D