4175.pdf part of ON SEMICONDUCTOR 4175 4175.pdf, Quad Type D Flip-Flop text manual preview

Text preview for : 4175.pdf part of ON SEMICONDUCTOR 4175 Quad Type D Flip-Flop

Back to : 4175.pdf | Home

MC14175B Quad Type D Flip-Flop
The MC14175B quad type D flipґflop is constructed with MOS Pґchannel and Nґchannel enhancement mode devices in a single monolithic structure. Each of the four flipґflops is positiveґedge triggered by a common clock input (C). An activeґlow reset input (R) asynchronously resets all flipґflops. Each flipґflop has independent Data (D) inputs and complementary outputs (Q and Q). These devices may be used as shift register elements or as type T flipґflops for counter and toggle applications.

http://onsemi.com MARKING DIAGRAMS
16 PDIPґ16 P SUFFIX CASE 648 MC14175BCP AWLYYWW 1 16 SOICґ16 D SUFFIX CASE 751B 1 16 14175B AWLYWW

Ї Ї Ї Ї Ї Ї Ї

Complementary Outputs Static Operation All Inputs and Outputs Buffered Diode Protection on All Inputs Supply Voltage Range = 3.0 Vdc to 18 Vdc Output Compatible with Two LowґPower TTL Loads or One LowґPower Schottky TTL Load Functional Equivalent to TTL 74175

MAXIMUM RATINGS (Voltages Referenced to VSS) (Note 2.)
Symbol VDD Vin, Vout Iin, Iout PD TA Tstg TL Parameter DC Supply Voltage Range Input or Output Voltage Range (DC or Transient) Input or Output Current (DC or Transient) per Pin Power Dissipation, per Package (Note 3.) Ambient Temperature Range Storage Temperature Range Lead Temperature (8ґSecond Soldering) Value ґ0.5 to +18.0 ґ0.5 to VDD + 0.5 ╠10 500 ґ55 to +125 ґ65 to +150 260 Unit V V mA mW A WL, L YY, Y WW, W

SOEIAJґ16 F SUFFIX CASE 966 1

MC14175B ALYW

= Assembly Location = Wafer Lot = Year = Work Week

ORDERING INFORMATION
╟C ╟C ╟C Device MC14175BCP MC14175BD MC14175BDR2 MC14175BF MC14175BFEL Package PDIPґ16 SOICґ16 SOICґ16 SOEIAJґ16 SOEIAJґ16 Shipping 2000/Box 48/Rail 2500/Tape & Reel See Note 1. See Note 1.

2. Maximum Ratings are those values beyond which damage to the device may occur. 3. Temperature Derating: Plastic "P and D/DW" Packages: ґ 7.0 mW/_C From 65_C To 125_C This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this highґimpedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS v (Vin or Vout) v VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.

1. For ordering information on the EIAJ version of the SOIC packages, please contact your local ON Semiconductor representative.

╘ Semiconductor Components Industries, LLC, 2000

1

August, 2000 ґ Rev. 4

Publication Order Number: MC14175B/D

MC14175B
PIN ASSIGNMENT
R Q0 Q0 D0 D1 Q1 Q1 VSS 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VDD Q3 Q3 D3 D2 Q2 Q2 C

BLOCK DIAGRAM
9 1 4 5 12 13 CLOCK RESET D0 D1 D2 D3 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 2 3 7 6 10 11 15 14

VDD = PIN 16 VSS = PIN 8

TRUTH TABLE
Inputs Clock Data 0 1 X X Reset 1 1 1 0 Q 0 1 Q 0 Outputs Q 1 0 Q 1

X X = Don't Care

No Change

http://onsemi.com
2

ннн н н н н н ннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н н н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нн н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н ннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн
4. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance. 5. The formulas given are for the typical characteristics only at 25_C. 6. To calculate total supply current at loads other than 50 pF:

where: IT is in ╣A (per package), CL in pF, V = (VDD ґ VSS) in volts, f in kHz is input frequency, and k = 0.004.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)

Total Supply Current (5.) (6.) (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching)

Quiescent Current (Per Package)

Input Capacitance (Vin = 0)

Input Current

Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)

Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)

Output Voltage Vin = VDD or 0

(VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc)

(VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc)

Vin = 0 or VDD

Characteristic

IT(CL) = IT(50 pF) + (CL ґ 50) Vfk

"1" Level

"1" Level

"0" Level

Source

Sink

Symbol

VOH

VOL

IOH

VIH

IDD

Cin

IOL

VIL

Iin

IT

VDD Vdc

5.0 10 15

5.0 10 15

5.0 10 15

5.0 5.0 10 15

5.0 10 15

5.0 10 15

5.0 10 15

5.0 10 15

15

--

http://onsemi.com
ґ 3.0 ґ 0.64 ґ 1.6 ґ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 3.5 7.0 11

MC14175B

-- -- --

--

--

-- -- --

-- -- --

ґ 55_C

3 0.05 0.05 0.05 Max ╠ 0.1 5.0 10 20 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- ґ 2.4 ґ 0.51 ґ 1.3 ґ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- IT = (1.7 ╣A/kHz) f + IDD IT = (3.4 ╣A/kHz) f + IDD IT = (5.0 ╣A/kHz) f + IDD ╠0.00001 Typ (4.) ґ 4.2 ґ 0.88 ґ 2.25 ґ 8.8 0.005 0.010 0.015 25_C 0.88 2.25 8.8 2.75 5.50 8.25 2.25 4.50 6.75 5.0 5.0 10 15 0 0 0 ╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- ґ 1.7 ґ 0.36 ґ 0.9 ґ 2.4 4.95 9.95 14.95 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- 125_C ╠ 1.0 0.05 0.05 0.05 Max 150 300 600 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF

н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н нннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн нн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн
7. The formulas given are for the typical characteristics only at 25_C. 8. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

SWITCHING CHARACTERISTICS (7.) (CL = 50 pF, TA = 25_C)

Reset Removal Time

Data Hold Time

Data Setup Time

Clock Pulse Rise and Fall Time

Clock Pulse Frequency

Reset Pulse Width

Clock Pulse Width

Propagation Delay Time -- Reset to Q, Q tPHL = (0.9 ns/pF) CL + 280 ns tPHL = (0.36 ns/pF) CL + 112 ns tPHL = (0.26 ns/pF) CL + 87 ns

Propagation Delay Time -- Clock to Q, Q tPLH, tPHL = (0.9 ns/pF) CL + 175 ns tPLH, tPHL = (0.36 ns/pF) CL + 72 ns tPLH, tPHL = (0.26 ns/pF) CL + 57 ns

Output Rise and Fall Time tTLH, tTHL = (1.35 ns/pF) CL + 32 ns tTLH, tTHL = (0.6 ns/pF) CL + 20 ns tTLH, tTHL = (0.4 ns/pF) CL + 20 ns

Characteristic

http://onsemi.com
tPHL, tPLH tPLH, tPHL tTLH, tTHL tTLH, tTHL Symbol

MC14175B

trem

tWH

tWL

tsu

fcl

th

4 VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 Min 250 100 80 120 50 40 200 80 60 250 100 75 80 40 30 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- All Types Typ (8.) 125 50 40 100 40 30 325 130 100 220 90 70 100 50 40 110 45 35 4.5 11 14 40 20 15 60 25 20 -- -- -- Max 500 200 150 400 160 120 200 100 80 2.0 5.0 6.5 15 5.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- mHz Unit ns ns ns ns ns ns ns ns ms

MC14175B
TIMING DIAGRAM

FUNCTIONAL BLOCK DIAGRAM

http://onsemi.com
5

MC14175B
PACKAGE DIMENSIONS

ґAґ
16 9

PDIPґ16 P SUFFIX PLASTIC DIP PACKAGE CASE 648ґ08 ISSUE R
B

1

8

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M S INCHES MIN MAX 0.740 0.770 0.250 0.270 0.145 0.175 0.015 0.021 0.040 0.70 0.100 BSC 0.050 BSC 0.008 0.015 0.110 0.130 0.295 0.305 0_ 10 _ 0.020 0.040 MILLIMETERS MIN MAX 18.80 19.55 6.35 6.85 3.69 4.44 0.39 0.53 1.02 1.77 2.54 BSC 1.27 BSC 0.21 0.38 2.80 3.30 7.50 7.74 0_ 10 _ 0.51 1.01

F S

C

L

ґTґ H G D
16 PL

SEATING PLANE

K

J T A
M

M

0.25 (0.010)

M

ґAґ
16 9

SOICґ16 D SUFFIX PLASTIC SOIC PACKAGE CASE 751Bґ05 ISSUE J
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. DIM A B C D F G J K M P R MILLIMETERS MIN MAX 9.80 10.00 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50 INCHES MIN MAX 0.386 0.393 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.229 0.244 0.010 0.019

ґBґ
1 8

P

8 PL

0.25 (0.010)

M

B

S

G F

K C ґTґ
SEATING PLANE

R

X 45 _

M D
16 PL M

J

0.25 (0.010)

T B

S

A

S

http://onsemi.com
6

MC14175B
PACKAGE DIMENSIONS

SOEIAJґ16 F SUFFIX PLASTIC EIAJ SOIC PACKAGE CASE 966ґ01 ISSUE O
LE Q1 E HE
1 8

16

9

M_ L DETAIL P

Z D e A VIEW P

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS D AND E DO NOT INCLUDE MOLD FLASH OR PROTRUSIONS AND ARE MEASURED AT THE PARTING LINE. MOLD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 5. THE LEAD WIDTH DIMENSION (b) DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE LEAD WIDTH DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT. MINIMUM SPACE BETWEEN PROTRUSIONS AND ADJACENT LEAD TO BE 0.46 ( 0.018). DIM A A1 b c D E e HE L LE M Q1 Z MILLIMETERS MIN MAX --2.05 0.05 0.20 0.35 0.50 0.18 0.27 9.90 10.50 5.10 5.45 1.27 BSC 7.40 8.20 0.50 0.85 1.10 1.50 10 _ 0_ 0.70 0.90 --0.78 INCHES MIN MAX --0.081 0.002 0.008 0.014 0.020 0.007 0.011 0.390 0.413 0.201 0.215 0.050 BSC 0.291 0.323 0.020 0.033 0.043 0.059 10 _ 0_ 0.028 0.035 --0.031

c

b 0.13 (0.005)
M

A1 0.10 (0.004)

http://onsemi.com
7

MC14175B

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. "Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION
NORTH AMERICA Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303ґ675ґ2175 or 800ґ344ґ3860 Toll Free USA/Canada Fax: 303ґ675ґ2176 or 800ґ344ґ3867 Toll Free USA/Canada Email: [email protected] Fax Response Line: 303ґ675ґ2167 or 800ґ344ґ3810 Toll Free USA/Canada N. American Technical Support: 800ґ282ґ9855 Toll Free USA/Canada EUROPE: LDC for ON Semiconductor ґ European Support German Phone: (+1) 303ґ308ґ7140 (MonґFri 2:30pm to 7:00pm CET) Email: ONlitґ[email protected] French Phone: (+1) 303ґ308ґ7141 (MonґFri 2:00pm to 7:00pm CET) Email: ONlitґ[email protected] English Phone: (+1) 303ґ308ґ7142 (MonґFri 12:00pm to 5:00pm GMT) Email: [email protected] EUROPEAN TOLLґFREE ACCESS*: 00ґ800ґ4422ґ3781 *Available from Germany, France, Italy, UK CENTRAL/SOUTH AMERICA: Spanish Phone: 303ґ308ґ7143 (MonґFri 8:00am to 5:00pm MST) Email: ONlitґ[email protected] ASIA/PACIFIC: LDC for ON Semiconductor ґ Asia Support Phone: 303ґ675ґ2121 (TueґFri 9:00am to 1:00pm, Hong Kong Time) Toll Free from Hong Kong & Singapore: 001ґ800ґ4422ґ3781 Email: ONlitґ[email protected] JAPAN: ON Semiconductor, Japan Customer Focus Center 4ґ32ґ1 NishiґGotanda, Shinagawaґku, Tokyo, Japan 141ґ0031 Phone: 81ґ3ґ5740ґ2745 Email: [email protected] ON Semiconductor Website: http://onsemi.com

For additional information, please contact your local Sales Representative.

http://onsemi.com
8

MC14175B/D