4599.pdf part of Motorola 4599 4599.pdf, 8-bit Addressable Latches text manual preview

Text preview for : 4599.pdf part of Motorola 4599 8-bit Addressable Latches

Back to : 4599.pdf | Home

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

MC14097B See Page 150

8-Bit Addressable Latches
The MC14099B and MC14599B are 8ґbit addressable latches. Data is entered in serial form when the appropriate latch is addressed (via address pins A0, A1, A2) and write disable is in the low state. Chip enable must be high for writing into MC14599B. For the MC14599B the data pin is a bidirectional data port and for the MC14099B the input is a unidirectional write only port. The Write/Read line controls this port in the MC14599B. The data is presented in parallel at the output of the eight latches independently of the state of Write Disable, Write/Read or Chip Enable. A Master Reset capability is available on both parts. Ї Ї Ї Ї Ї Serial Data Input Parallel Output Master Reset Supply Voltage Range = 3.0 Vdc to 18 Vdc Capable of Driving Two Lowґpower TTL Loads or One LowґPower Schottky TTL Load over the Rated Temperature Range Ї MC14099B pin for pin compatible with CD4099B MAXIMUM RATINGS* (Voltages Referenced to VSS)
Symbol Parameter VDD Vin, Vout Iin, Iout PD Tstg DC Supply Voltage

MC14099B MC14599B
L SUFFIX CERAMIC CASE 620

P SUFFIX PLASTIC CASE 648

DW SUFFIX SOIC CASE 751G

ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн нннннннн н н н н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн нннннннннннннн н ннннннннннннннннннннн ннннннннннннннннннннн н н н н н н ннннннннннннннннннннн н н ннн н н н ннннннннннннннннннннн ннннннннннннннннннннн ннннннннннннннннннн ннннннннннннннннннн н н н ннннннннннннннннннннн нннннннннннннннннн н н ннннннннннннннннннннн нннн ннннннннннннннннннннн н н ннннннннннннннннннннн
Value Unit V V ґ 0.5 to + 18.0 ╠ 10 500 Input or Output Voltage (DC or Transient) ґ 0.5 to VDD + 0.5 Input or Output Current (DC or Transient), per Pin Power Dissipation, per Package Storage Temperature mA mW ґ 65 to + 150

ORDERING INFORMATION
MC14099BCP MC14099BCL MC14099BDW Plastic Ceramic SOIC

TA = ґ 55╟ to 125╟C for all packages.

_C

TL Lead Temperature (8ґSecond Soldering) 260 _C * Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ґ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages: ґ 12 mW/_C From 100_C To 125_C

L SUFFIX CERAMIC CASE 726

MC14099B
WRITE DISABLE DATA A0 A1 A2 RESET 5 6 DECODER 7 VDD = 16 VSS = 8 4 3 8 9 10 11 12 8 13 LATCHES 14 15 1 CHIP ENABLE WRITE/READ WRITE DISABLE Q0 DATA Q1 Q2 A0 Q3 A1 Q4 A2 Q5 Q6 RESET Q7

MC14599B
8 10 4 3 5 6 7 8 DECODER 2 VDD = 18 VSS = 9 11 12 13 8 14 LATCHES 15 16 17 1 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7

P SUFFIX PLASTIC CASE 707

ORDERING INFORMATION
MC14599BCP MC14599BCL Plastic Ceramic

2

TA = ґ 55╟ to 125╟C for all packages.

PIN ASSIGNMENT
Q7 RESET DATA WRITE DISABLE A0 A1 A2 CE VSS 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 VDD Q6 Q5 Q4 Q3 Q2 Q1 Q0 WRITE/ READ

PIN ASSIGNMENT
Q7 RESET DATA WRITE DISABLE A0 A1 A2 VSS
REV 0 1/94

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

VDD Q6 Q5 Q4 Q3 Q2 Q1 Q0

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this highґimpedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS (Vin or Vout) VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.

v

v

╘MC14099B 1995 Motorola, Inc. MC14599B 246

MOTOROLA CMOS LOGIC DATA

нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н ннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн нннн н ннн ннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннн нннннн нннн н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
** The formulas given are for the typical characteristics only at 25_C. To calculate total supply current at loads other than 50 pF: #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

IT(CL) = IT(50 pF) + (CL ґ 50) Vfk where: IT is in ╣A (per package), CL in pF, V = (VDD ґ VSS) in volts, f in kHz is input frequency, and k = 0.004.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)

Total Supply Current** (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching)

Quiescent Current (Per Package)

Input Capacitance MC14599B -- Data (pin 3) (Vin = 0)

Input Capacitance (Vin = 0)

Input Current

Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)

Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)

Output Voltage Vin = VDD or 0

MOTOROLA CMOS LOGIC DATA
(VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) Vin = 0 or VDD (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Characteristic "1" Level "1" Level "0" Level Source Sink Symbol VOH VOL IOH IDD VIH IOL Cin Cin VIL Iin IT VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 15 -- -- ґ 3.0 ґ 0.64 ґ 1.6 ґ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- -- ґ 55_C ╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- ґ 2.4 ґ 0.51 ґ 1.3 ґ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 Min 3.5 7.0 11 IT = (1.5 ╣A/kHz) f + IDD IT = (3.0 ╣A/kHz) f + IDD IT = (4.5 ╣A/kHz) f + IDD -- -- -- -- -- -- -- -- -- -- -- -- ╠ 0.00001 ґ 4.2 ґ 0.88 ґ 2.25 ґ 8.8 Typ # 0.005 0.010 0.015 25_C 0.88 2.25 8.8 2.75 5.50 8.25 2.25 4.50 6.75 5.0 5.0 10 15 15 0 0 0 ╠ 0.1 22.5 0.05 0.05 0.05 Max 5.0 10 20 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- --

ґ 1.7 ґ 0.36 ґ 0.9 ґ 2.4

MC14099B MC14599B 247
4.95 9.95 14.95 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- -- 125_C ╠ 1.0 0.05 0.05 0.05 Max 150 300 600 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF pF

нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
* The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

SWITCHING CHARACTERISTICS* (CL = 50 pF, TA = 25_C)

Removal Time Write Disable to Address

Set Up Time Address to Write Disable

Hold Time Write Disable to Data

Set Up Time Data to Write Disable

Write Disable

Pulse Widths Reset

Propagation Delay Time, MC14599B only Chip Enable, Write/Read to Data

Propagation Delay Time Data to Output Q

Output Rise and Fall Time tTLH, tTHL = (1.35 ns/pF) CL + 32 ns tTLH, tTHL = (0.6 ns/pF) CL + 20 ns tTLH, tTHL = (0.4 ns/pF) CL + 20 ns

MC14099B MC14599B 248
Address to Data CE to Output Q (MC14599B only) Reset to Output Q Write Disable to Output Q Characteristic Symbol tPHL, tPLH tPHL, tPLH tTLH, tTHL tw(H) tw(L) trem tsu tsu th VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 Min 100 80 40 150 75 50 100 50 35 320 160 120 150 75 50 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- 0 0 0

MOTOROLA CMOS LOGIC DATA
Typ # ґ 80 ґ 40 ґ 40 160 80 60 200 90 75 200 80 65 225 100 75 175 80 65 200 80 60 200 75 50 100 50 40 45 30 10 75 40 25 50 25 20 75 40 25 Max 400 180 150 400 160 130 450 200 150 350 160 130 400 160 120 400 150 100 200 100 80 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- Unit ns ns ns ns ns ns ns ns ns ns ns ns ns

MC14099B FUNCTION DIAGRAM
RESET 2 9 Q0 DATA 3

WRITE 4 DISABLE TO OTHER LATCHES

EACH LATCH

ZERO SELECT 10 Q1 11 Q2 12 Q3

A0 5

A1 6

ADDRESS DECODER

OTHER LATCHES

13 Q4 14 Q5

A2 7 (M.S.B.)

15 Q6 1 Q7

TRUTH TABLE
Write Disable 0 0 1 1 Reset 0 1 0 1 Addressed Latch Data Data Qn* Reset Unaddressed Latches Qn* Reset Qn* Reset CAUTION: To avoid unintentional data changes in the latches, Write Disable must be active (high) during transitions on the address inputs A0, A1, and A2.

* Qn is previous state of latch. Reset to zero state.

SWITCHING WAVEFORMS
VDD DATA OR WRITE DISABLE 50% VSS VDD tPLH 90% 50% 10% tTLH tTHL WRITE DISABLE tPHL ADDRESS 50% VSS tsu tw(L) trem VDD 50% VSS tsu VDD RESET 50% VSS tPHL DATA 50% VSS th VDD

OUTPUT Q

tw(H)

OUTPUT Q

MOTOROLA CMOS LOGIC DATA

MC14099B MC14599B 249

MC14599B FUNCTION DIAGRAM
RESET 2

11 Q0

DATA 3

VDD

VSS

TO OTHER LATCHES ZERO SELECT

EACH LATCH

CHIP 8 ENABLE WRITE/READ 10 WRITE 4 DISABLE

12 Q1 A0 5 13 Q2 14 Q3 A1 6 ADDRESS DECODER OTHER LATCHES 15 Q4 16 Q5 A2 7 (M.S.B.) 17 Q6 1 Q7

TRUTH TABLE
Chip Enable 0 1 1 1 X Write/Read X 1 1 0 X Write Disable X 0 1 X X Reset 0 0 0 0 1 Addressed Latch * Data * * 0 Other Latches * * * * 0 Data Pin Z Input Z Qn Z/0

X = Don't care. * = No change in state of latch. Z = High impedance. Qn = State of addressed latch. CAUTION: To avoid unintentional data changes in the latches, Write Disable must be active (high) during transitions on the address inputs A0, A1, and A2.

MC14099B MC14599B 250

MOTOROLA CMOS LOGIC DATA

MC14599B SWITCHING WAVEFORMS DATA WRITE
Q0 Q7 tPHL 90% 10% tTHL RESET VSS tw(H) CE VSS VDD A2, A1, A0 50% VSS VDD 50% VSS tsu WRITE DISABLE 20 ns 10% tw(L) 10% 20 ns trem 90% 50% tsu th 50% VDD VSS VDD tPLH 90% 10% tPLH VDD tTLH tPHL 50%

DATA

DATA READ
W/R VDD VSS VDD CE

DATA

A2, A1, A0

NOTE: 1. Invalid Data Output 2. Reset in LOW State

MOTOROLA CMOS LOGIC DATA

ггггггг ггггггг ггггггг ггггггг
1

50% tPLH, tPHL

VSS 50% tPLH, tPHL VDD VSS VDD VSS

MC14099B MC14599B 251

OUTLINE DIMENSIONS
L SUFFIX CERAMIC DIP PACKAGE CASE 620ґ10 ISSUE V
ґAґ
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. DIM A B C D E F G H K L M N INCHES MIN MAX 0.750 0.785 0.240 0.295 ґґґ 0.200 0.015 0.020 0.050 BSC 0.055 0.065 0.100 BSC 0.008 0.015 0.125 0.170 0.300 BSC 0_ 15 _ 0.020 0.040 MILLIMETERS MIN MAX 19.05 19.93 6.10 7.49 ґґґ 5.08 0.39 0.50 1.27 BSC 1.40 1.65 2.54 BSC 0.21 0.38 3.18 4.31 7.62 BSC 0_ 15 _ 0.51 1.01

ґBґ
1 8

C

L

ґTґ
SEATING PLANE

N E F D G
16 PL

K M J
16 PL

0.25 (0.010)
M

M

T B

S

0.25 (0.010)

T A

S

P SUFFIX PLASTIC DIP PACKAGE CASE 648ґ08 ISSUE R
ґAґ
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M S INCHES MIN MAX 0.740 0.770 0.250 0.270 0.145 0.175 0.015 0.021 0.040 0.70 0.100 BSC 0.050 BSC 0.008 0.015 0.110 0.130 0.295 0.305 0_ 10 _ 0.020 0.040 MILLIMETERS MIN MAX 18.80 19.55 6.35 6.85 3.69 4.44 0.39 0.53 1.02 1.77 2.54 BSC 1.27 BSC 0.21 0.38 2.80 3.30 7.50 7.74 0_ 10 _ 0.51 1.01

B
1 8

F S

C

L

ґTґ H G D
16 PL

SEATING PLANE

K

J T A
M

M

0.25 (0.010)

M

MC14099B MC14599B 252

MOTOROLA CMOS LOGIC DATA

OUTLINE DIMENSIONS
D SUFFIX PLASTIC SOIC PACKAGE CASE 751Bґ05 ISSUE J
ґAґ
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. MILLIMETERS MIN MAX 9.80 10.00 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50 INCHES MIN MAX 0.386 0.393 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.229 0.244 0.010 0.019

16

9

ґBґ
1 8

P

8 PL

0.25 (0.010)

M

B

S

G F

K C ґTґ
SEATING PLANE

R

X 45 _

M D
16 PL M

J

0.25 (0.010)

T B

S

A

S

DIM A B C D F G J K M P R

L SUFFIX CERAMIC DIP PACKAGE CASE 726ґ04 ISSUE G
ґAґ
18 10 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION F FOR FULL LEADS. HALF LEADS OPTIONAL AT LEAD POSITIONS 1, 9, 10, AND 18. DIM A B C D F G J K L M N S INCHES MIN MAX 0.880 0.910 0.240 0.295 ґґґ 0.200 0.015 0.021 0.055 0.070 0.100 BSC 0.008 0.012 0.125 0.170 0.300 BSC 0_ 15 _ 0.020 0.040 MILLIMETERS MIN MAX 22.35 23.11 6.10 7.49 ґґґ 5.08 0.38 0.53 1.40 1.78 2.54 BSC 0.20 0.30 3.18 4.32 7.62 BSC 0_ 15_ 0.51 1.02

ґBґ
1 9 OPTIONAL LEAD CONFIGURATION (1, 9, 10, 18)

L C N ґTґ
SEATING PLANE

K F G D 18 PL 0.25 (0.010)
M

M J 18 PL 0.25 (0.010)

T A

S

M

T B

MOTOROLA CMOS LOGIC DATA

MC14099B MC14599B 253

P SUFFIX PLASTIC DIP PACKAGE CASE 707ґ02 ISSUE C
NOTES: 1. POSITIONAL TOLERANCE OF LEADS (D), SHALL BE WITHIN 0.25 (0.010) AT MAXIMUM MATERIAL CONDITION, IN RELATION TO SEATING PLANE AND EACH OTHER. 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 3. DIMENSION B DOES NOT INCLUDE MOLD FLASH. MILLIMETERS MIN MAX 22.22 23.24 6.10 6.60 3.56 4.57 0.36 0.56 1.27 1.78 2.54 BSC 1.02 1.52 0.20 0.30 2.92 3.43 7.62 BSC 0_ 15_ 0.51 1.02 INCHES MIN MAX 0.875 0.915 0.240 0.260 0.140 0.180 0.014 0.022 0.050 0.070 0.100 BSC 0.040 0.060 0.008 0.012 0.115 0.135 0.300 BSC 0_ 15 _ 0.020 0.040

18 1

10

B
9

A C L
DIM A B C D F G H J K L M N

N F H G D
SEATING PLANE

K M J

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1ґ800ґ441ґ2447 or 602ґ303ґ5454 MFAX: [email protected] ґ TOUCHTONE 602ґ244ґ6609 INTERNET: http://DesignґNET.com

JAPAN: Nippon Motorola Ltd.; TatsumiґSPDґJLDC, 6F SeibuґButsuryuґCenter, 3ґ14ґ2 Tatsumi KotoґKu, Tokyo 135, Japan. 03ґ81ґ3521ґ8315 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852ґ26629298

MC14099B MC14599B 254

*MC14099B/D*

MOTOROLA CMOS LOGIC DATA MC14099B/D