Text preview for : TX807.pdf part of Thomson tx807 thomson tv tx807
Back to : thomson tv tx807.rar | Home
Strona 1/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.10
BLOK FONII
1.0 2.0 3.0 4.0
WPROWADZENIE OPIS FUNKCJONALNY KLUCZOWE PODZESPOLY SPECYFIKACJA
Strona 1/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.1
SPECYFIKACJA FUNKCJONALNA WYROBU
ZASILACZ FROSIN
DLA
TX 807 (14" & 20" / 21") Zakres szeroki / waski
DOPUSZCZONO DO PRODUKCJI
Strona 2/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
1 2
WPROWADZENIE ZASILACZ GLÓWNY - FROSIN a) b) c) d) e) f) g) h) i) Faza uruchamiania Uklad usprawnionego momentu zalaczania Uklad sterujacy na tranzystorze MOSFET z bramka Tryb wlaczenia Regulacja Obwód gotowosci / trybu digital burst (cyfrowych paczek impulsów) Obwody i funkcje pomocnicze Obwody zabezpieczajace Wykrywanie i usuwanie usterek
3
KLUCZOWE PODZESPOLY
4
SPECYFIKACJA WYROBU I) II) III) IV) Specyfikacje elektryczne Regulacja napiecia Napiecia tetnienia Prady wyjsciowe
5
SCHEMAT UKLADU
DOPUSZCZONO DO PRODUKCJI
Strona 3/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
1
WPROWADZENIE
Zasilacz TX807 wykorzystuje koncepcje FROSIN (Free Oscillating Safe IntelligentSamodrgajacy bezpieczny inteligentny) do generowania dwu regulowanych napiec wymaganych: UB do odchylania oraz UA do fonii i zasilaczy pomocniczych. TX807 przeznaczony jest do tanich europejskich odbiorników TV mono od 14" do 21". Zoptymalizowane napiecie sieci zasilajacej wynosi od 180 do 264 V, co nazywamy waskim zakresem. Jednakze ten sam zaprojektowany schemat ukladowy spelnia swe zadania takze w Azji przy dzialaniu sieci zasilajacej w zakresie od 90 do 264 V co nazywamy , szerokim zakresem. Glównie ze wzgledu na koszty opracowano dwa transformatory do tych dwu zastosowan. Transformator z odczepami na uzwojeniu stosowany jest do zoptymalizowania dwu róznych napiec Ub oraz dwu wymagan mocy akustycznej. Celem zredukowania zuzycia mocy w stanie gotowosci (celem jest < 2 W) wprowadzono uklad pracujacy w trybie cyfrowych paczek impulsów (burst) oraz uklad przekaznika odcinajacego demagnetyzacje. Poniewaz zasilacz TX 807 zaprojektowano jako chassis odizolowane od sieci (tzw. zimne), wiec transfer energii elektrycznej miedzy siecia i zimnymi blokami realizowany jest poprzez transformator z rdzeniem ferrytowym. Schemat przelaczania oparty jest na samooscylujacym powrocie, czestotliwosc przelaczania zalezy od napiecia sieci oraz od obciazenia. Celem obnizenia kosztów zmniejszono wymiary transformatora, bez ustepstw jesli chodzi o temperature rdzenia. W oparciu o przedstawione wymagania prowadzi to do tego, ze minimalna czestotliwosc przelaczania zaprojektowano jako powyzej 50 kHz dla zastosowan waskiego zakresu oraz powyzej 25 kHz dla zastosowan szerokiego zakresu. Najwyzsza czestotliwosc wystepuje przy wysokim napieciu w sieci i w warunkach malego obciazenia. Czestotliwosc moze wyniesc nawet 100 kHz dla zastosowan zarówno waskiego jak szerokiego zakresu. W celu zmniejszenia strat mocy bloku przelaczania i zlikwidowania zaklócen podczas przelaczania wprowadzono w zasilaczu frosin koncepcje strat wlaczania bliskich zeru, co wymagalo transformatora o wysokim stosunku zwojnic pierwotnej do wtórnej oraz ukladu usprawnionego momentu zalaczania. Sterowanie regulacja napiecia realizowane jest poprzez transoptor z bezposrednim sprzezeniem zwrotnym napiecia Ub do uzwojenia pierwotnego. Uklad ten wybrano glównie z trzech przyczyn: po pierwsze, zastosowano tryb cyfrowych paczek impulsów, co wymagalo polaczenia sprzezenia zwrotnego od strony uzwojenia wtórnego (zimnego). po drugie, aby uzyskac stabilne napiecie Ua, TX 807 wykorzystuje to samo zasilanie niskonapieciowe dla fonii i dla zasilania ukladu mikroprocesorowego. Wymaga to stabilnego napiecia, co w nieunikniony sposób wymaga dobrego sprzezenia z Ub, aby zapobiec dynamicznemu obciazaniu muzyki z modulowanego napiecia Ub; sprzezenie zwrotne regulacji bezposrednio sledzi Ub, szczególnie wówczas, gdy wymagana jest duza moc akustyczna. po trzecie, celem poprawienia tlumienia Ub przy tetnieniu sieci, jest to bardziej oczywiste, gdy czestotlwosci obrazu i sieci róznia sie, w warunkach niskiego napiecia sieci. Wzrost kosztów jest równowazony zmniejszeniem liczby podzespolów w ukladzie generatora napiecia odniesienia oraz w analogowym ukladzie trybu burst po stronie pierwotnej, zmniejszeniem kosztu obwodu filtru potrzebnego dla rozwiazania spadku napiecia podczas wlaczania / wylaczania, dzwieku na wizji, a takze do usprawnienia regulacji napiecia Ub (??). Dzieki regulacji dokladnosc jest niezalezna od parametrów transformatora (dzieki sprzezeniu zwrotnemu transoptora). Mozliwe jest zaprojektowanie ukladu nie wymagajacego regulacji.
DOPUSZCZONO DO PRODUKCJI
Strona 4/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
TX 807 wciaz stosuje dyskretny uklad sterowania, zastosowano szereg rozwiazan dla zminimalizowania liczby podzespolów tak, aby zarezerwowac powierzchnie na plytce drukowanej dla ukladu gotowosci przy malej mocy oraz dla ukladu sterowania w szerokim zakresie. Pierwsze z nich to zastosowanie tranzystora MOSFET mocy, który wymaga prostszego ukladu sterowania. Drugie polega na przydzieleniu zabezpieczenia przed promieniowaniem X (przepiecia) do bloku odchylania, wykorzystujac zasady zabezpieczania sygnalowych ukladów scalonych. Zwiekszony koszt równowazony jest zmniejszeniem kosztu ukladu sterowania oraz usprawnieniem projektu transformatora, mogac stosowac tanie tranzystory mosfet. 2 ZASILACZ GLÓWNY
W rozdziale 5 (strona 15) pokazano schemat ukladowy bloku zasilania. Ponizej wyprowadzen sieciowych BP01 i bezpiecznika FP01 znajduja sie filtry sieciowe LC CP01-LP02-CP02, rezystor ograniczajacy prad poczatkowy RP01, mostek prostowniczy DP01, bedacy rodzajem ukladu scalonego, oraz kondensator wygladzajacy CP08. Indukcyjnosc wlasna dlawika w powiazaniu z Y-kondensatorem CP15 utrzymuja wprowadzana do sieci interferencje wspólbiezna na poziomie do przyjecia. Interferencja róznicowa ulega zmniejszeniu wskutek kombinacji indukcyjnosci uplywu cewki dlawikowej oraz X-kondensatora CP01/02. Do pewnego stopnia zespól filtrów sieciowych takze chroni chassis przed szpilkowymi impulsami z sieci. Rezystor RP09 ma utrzymywac rozladowanie CP01/02 zgodnie ze specyfikacja IEC dotyczaca napiecia sieciowego, zas rezystor RP15 ma utrzymywac kondensator CP15 w stanie rozladowania, aby zapobiec utworzeniu sie ladunków statycznych miedzy strona pierwotna i strona wtórna. Rezystor RP01 ogranicza prad poczatkowy z wlacznika sieciowego poprzez mostek prostowniczy i kondensator wygladzajacy, gdy moc zostaje przylozona wstepnie na koncówki BP01. Mostek prostowniczy DP01 dokonuje pelnookresowego wyprostowania napiecia sieciowego, przeksztalcajac je w nieobrobione (nie stabilizowane) napiecie stale na kondensatorze wygladzajacym CP08. Kondensatory CP04/05/06 redukuja interferencje generowana przez diody mostka prostowniczego. Nieobrobione napiecie stale na CP08 jest nastepnie przetwarzane przy czestotliowosci nieslyszalnej i doprowadzone na uzwojenie pierwotne transformatora z rdzeniem ferrytowym z przetwarzaniem (SMT) LP03. Dzialanie ukladu przetwarzania realizuje przyrzad mocy TP20 (MOSFET), którego prad bramki wytwarzany jest przez uklad sterowania zasilacza FROSIN. W dalszej czesci tekstu podano bardziej szczególowy opis dzialania zasilania.
DOPUSZCZONO DO PRODUKCJI
Strona 5/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
a) Faza uruchamiania Poczatkowy prad sterowania bramki przychodzi bezposrednio z surowego B+ poprzez rezystory RP05/06/07 do naladowania CP24. Gdy napiecie na CP24 osiagnie 8.85 V (8.2 V + 0.65 V), TP25 bedzie przewodzil poprzez DP23 i RP25 oraz odczep 2 transformatora SMT, zatem wlaczy TP20. Tranzystor mocy przewodzi tak dlugo, az prad drenu osiagnie swój próg graniczny. Wskutek zerowego potencjalu na odczepie 2 w trakcie uruchamiania, przewodzenie TP25 bazuje jedynie na ladowaniu CP24 poprzez RP05/06/07. Ladowanie CP24 bedzie uzupelniane przez napiecie powrotu na odczepie 2-1, gdy CP80 zacznie sie ladowac w trakcie uruchamiania. W warunkach ustalonych napiecie utrzymania TP20 w nasyceniu dochodzi z uzwojenia powrotu na odczepie 2-1 poprzez DP25. Wylaczanie zaczyna sie, gdy prad przez RP20 wytworzy napiecie wystarczajace do wlaczenia TP22. TP22 wlacza TP23 i dzialanie to przerzuca bramke tranzystora mosfet do masy, wylaczajac w ten sposób TP20. Wskutek tego, ze na poczatku wszystkie napiecia powrotu wynosza zero, zaden prad z CP22 nie plynie do ukladu miekkiego startu (ujemne napiecie powrotu). Zatem próg ograniczenia pradu jest wciaz niski. Wraz ze wzrostem napiec powrotu napiecie na CP25 staje sie ujemne, prad z CP22 wchodzi do ukladu miekkiego startu i wzrasta próg ograniczenia pradowego. Po osiagnieciu nominalnych napiec powrotu petla stabilizacji napiecia zastepuje, ze wzgledu na swa efektywnosc, regulacje pradu. b) Uklad usprawnionego momentu zalaczania Moment wlaczenia tranzystora mocy jest w zasilaczu FROSIN bardzo istotny. Celem zapewnienia najnizszych strat wlaczania tranzystor mocy winien wlaczyc sie w momencie, gdy napiecie drenu jest najnizsze. Po pelnym rozladowaniu energii transformatora dren tranzystora TP20 wykonuje drgania rezonansowe naskutek indukcyjnosci uzwojenia pierwotnego oraz kondensatora wytlumiajacego. Normalnie napiecie drenu moglo by osiagnac 0 V w trakcie drgan, ale przy napieciu w sieci na poziomie maksymalnym nie ma juz wiecej ZVS (przelaczania przy napieciu zerowym). Oznacza to, ze dokladne dostrojenie momentu przelaczania jest bardzo istotne ze wzgledu na wynikajace straty przy przelaczaniu. Najlepszym, ale takze najdalszym mozliwym momentem wlaczenia tranzystora mocy jest pierwsza wartosc ekstremalna, odpowiadajaca drganiom cwiercokresu. Dalsze opóznienie momentu wlaczenia oznacza znaczne niebezpieczenstwo dodatkowego okresu drgan. Niebezpieczenstwa tego nalezy unikac w kazdym przypadku. Dalej omawiane uklady maja taki wlasnie cel: Pierwszy z nich, nazwany ZVS: Zero Voltage switching control- Regulacja przelaczania przy napieciu zerowym, sklada sie z dwu diod DP37/38 i rezystora RP37. Szeregowo dolaczony jest CP22, tworzac dla ZVS opóznienie RC. Uklad ten podtrzymuje uklad wylaczajacy TP20 (TP22/TP23).wlaczony w fazie drgan tak, iz napiecie drenu TP20 moze oscylowac do 0 V (lub do pierwszej wartosci minimalnej odpowiadajacej drganiom pólokresu), zanim TP20 otrzyma swój impuls wlaczajacy. W powiazaniu z powyzszym ukladem ZVS istotna role w doprowadzeniu napiecia drenu do wartosci minimalnej w fazie drgan odgrywa przekladnia zwojowa uzwojen pierwotnego i wtórnego transformatora. Przekladnia (Np/Ns) zostala zaprojektowana tak, ze wynosi ona okolo 1.5 do 2, tak aby ulatwic drgania (miedzy indukcyjnoscia uzwojenia pierwotnego i kondensatorem wytlumiajacym) celem osiagniecia minimalnej wartosci napiecia. Ponizej podano przebieg okresowy pokazujacy VDS i ID(pk), przy czym zastosowano ponizsze zaleznosci do zaprojektowania transformatora SMT frosin i do interpretacji przebiegu okresowego:
DOPUSZCZONO DO PRODUKCJI
Strona 6/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Tr = pi*sqrt(indukcyjnosc uzw. pierw. LP03 (Lp) * kondensator wytlum. CP09) Np/Ns=1.5 = sqrt(Lp/Ls) Lp/Ls= 2.25 (jak w naszym przypadku) V powrotu = Vo*(Np/Ns)= Vwe (lub wiecej niz Vwe o wartosc ZVS) ID (pk) = Vwe/Lp * Twl Moc magazynowana w cyklu = 0.5 * Lp * sq(ID pk) * czestotl Iwt = Vwy/Ls * Twyl Moc przenoszona (przy zaloz 100%) = 0.5*Ls*sq(Iwt) * czestotl Vspk = 0.5 * ID pk * sqrt(Indukcyjnosc uplywn LP03 / CP09) VDS= Vpowrotu + Vwe + Vspk Czestotl = 1/(Twl + Twyl + Tr), gdzie Twyl= 1/Czestotl - Twl - Tr (Powyzsze zaleznosci umozliwiaja obliczenie parametrów SMPS przy danych wartosciach mocy, Vwe, Vwy, czestotliwosci, kondensatora wytlumiajacego), gdzie SMPS=switched-mode power supply, czyli zasilacz z przetwarzaniem. Tr = faza drgan Np/Ns= stosunek liczby zwojów uzwojen pierwotnego i wtórnego. ID = szczytowy prad drenu VDS = napiecie dren- zródlo Vspk = napiecie szpilki wynikajace z indukcyjnosci uplywu Vwe = napiecie wejsciowe sieci * sqrt(2) na indukcyjnosci uzw. pierwotnego LP03.
Vspk tr ID(pk)
VDS
V powr Vwe ZVS
Twl T=1/f
Innym ukladem, odgrywajacym pewna role w ZVS, jest CP23, dziala on opózniajaco na przelaczanie TP25. Gdy dziala on lacznie z ukladem DP37/38 i RP37, pozwala on, aby napiecie drenu TP20 oscylowalo blisko zera przed wlaczeniem TP20.
DOPUSZCZONO DO PRODUKCJI
Strona 7/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Drugi uklad, nazwany ukladem minimalnego t-on, sklada sie z CP38/RP38 i gwarantuje minimalny czas wlaczenia tON/ /tWL w trybie gotowosci. Opis jego znajduje sie w akapicie (f). Trzeci uklad, nazwany ukladem miekkiego startu, sklada sie z CP40, DP40 i RP40/41.Uklad ten zezwala na jedynie maly prad drenu (ok. 50% Imax w normalnych warunkach pracy) w fazie uruchamiania. Uklad generuje napiecie ujemne w powiazaniu ze wszystkimi innymi napieciami powrotu. Przy normalnej pracy napiecie ujemne na CP40 zmniejsza prad zródla TP20, który ma ladowac CP22. Podczas uruchamiania napiecie na CP40 wynosi zero i zaden prad nie plynie od CP22 do ukladu miekkiego startu. Zatem próg ograniczenia pradowego jest bardzo niski. Prad maksymalny zwieksza sie w zaleznosci od napiec powrotu. Gwarantuje to gladkie uruchamianie przy mniejszym obciazeniu przyrzadów mocy. Przy zwarciu na zaciskach napiecia UB napiecie na CP40 wynosi zero. Ograniczenie pradowe pracuje przy niskim progu i zaden podzespól nie rozprasza zbyt duzo mocy. Uklad zapewnia takze, aby maksymalna dopuszczalna moc wyjsciowa zasilacza przy 265 V nie byla znacznie wyzsza niz przy 180 V. DP40, bedaca dioda Zenera, przewodzi podczas cyklu przewodzenia w zaleznosci od dodatniego napiecia w kierunku przewodzenia (w zaleznosci od napiecia sieci). Przy wyzszym napieciu sieci w trakcie cyklu przewodzenia przez DP40 plynie wiekszy prad. Zatem funkcja kompensacji mocy obniza próg maksymalnego pradu i wskutek tego moc maksymalna miedzy 180 i 265 V jest prawie stala. Uklady te oraz stopien wejsciowy ukladu wylaczajacego okreslaja moment wlaczania tranzystora mocy. c) Uklad sterujacy bramka tranzystora mosfet Poniewaz tranzystor mosfet wymaga sterowania napieciowego w obwodzie bramki, glówny uklad sterowania sklada sie z RP25, DP25, CP23, DP23, TP25, CP24, RP27 i RP21. Aby uzyskac niska rds(on), gdy mosfet jest wlaczony, zaprojektowano sterowanie bramki na okolo 15 V. Polaryzacja ta dostarczy takze wystarczajacego pradu wlaczania do tego, aby naladowac pojemnosc wejsciowa tranzystora mosfet. DP57 zapewnia, aby polaryzacja bramki nigdy nie przekroczyla 15 V. RP27 i RP21 dobrano tak, aby zapewnily optymalna predkosc wlaczania tranzystora mosfet. Wraz z RP05/06/07 i CP24, DP23 dobrano optymalnie tak, aby uzyskac szybkie wlaczenie przy niskim napieciu sieci. CP24 takze dostarcza, poprzez DP30 i RP30, zasilania potrzebnego do IP01. Inne funkcje DP30 i RP30 zostana wyjasnione dalej. CP23 sluzy do uzyskania okreslonego czasu opóznienia przy przelaczaniu TP25. Sens tego zostanie wyjasniony dalej w czesci (g). d) Tryb wlaczenia Opis cyklu w trybie wlaczenia zaczyna sie wówczas, gdy tranzystor zostanie wlaczony. Faza przewodzenia : Dodatnie napiecie na odczepie 3 dostarcza poprzez DP40/RP40 potrzebne napiecie/prad do CP40; ma to powodowac kompensacje zasilania przy niskim i wysokim napieciu z sieci. Podczas fazy przewodzenia, gdy potencjal na odczepie 3 jest ujemny, TP25 przewodzi poprzez DP23 i RP25 przez CP24. I wzrasta az do momentu, gdy uklad wylaczania (TP22/TP23) D zadziala. Ma to miejsce wówczas, gdy spadek napiecia na CP22 (przy pradzie ladowania z RP26/23 i odczepu 4 IP04) wlaczy TP22. TP22 wlacza z kolei TP23, zas TP23 laczy bramke ze zródlem TP20. Napiecie bramki zostanie obnizone ponizej progu wlaczenia tranzystora mosfet TP20 , a zatem TP20 zostaje wylaczony.
DOPUSZCZONO DO PRODUKCJI
Strona 8/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Faza powrotu : Po wyjsciu TP20 z nasycenia napiecie drenu wzrasta, spada takze napiecie wszystkich dodatnich uzwojen powrotu i uzwojenia przewodzenia. Zatem CP38 otrzymuje impuls pradu dodatniego, aby podtrzymac TP22 az do momentu, gdy TP22 zostanie wlaczony przez DP37/38 i RP37. Zatem bramka TP20 wciaz jest dolaczona do potencjalu bliskiego potencjalowi masy. W trakcie cyklu powrotu energia magazynowana w transformatorze przesylana jast na strone wtórna, podczas gdy napiecia powrotu uzwojenia pierwotnego podlegaja odswiezeniu. Faza oscylacji : Po rozmagnesowaniu transformatora wszystkie napiecia powrotu spadaja, zas wszystkie napiecia przewodzenia rosna. W tym momencie napiecie powrotu odczepu 2 spada i TP25 zostanie wlaczony po osiagnieciu poziomu wlaczenia. Jednakze TP20 nie zostaje wlaczony ze wzgledu na dzialanie opózniajace CP23 na przelaczanie TP25 oraz ze wzgledu na równoczesne utrzymywanie wlaczenia TP22 dzieki ladunkowi CP22, mimo iz na odczepie 2 zmniejsza sie(??). Gdy znika zjawisko opózniania spowodowane przez CP23 i TP22 (który zostaje przelaczony z wlaczenia na wylaczenie w miare jak CP22 ulega rozladowaniu), TP20 wlacza sie. Ze wzgledu na to, ze w momencie, gdy TP20 zostaje wlaczony, napiecie drenu juz przeszlo na 0 V, straty wlaczania sa male. Stanowi to poczatek nastepnej fazy przewodzenia. e) Regulacja W niniejszym zasilaczu zastosowano regulacje strony wtórnej poprzez transoptor sterujacy napieciami wyjsciowymi. W trakcie normalnej pracy regulacji podlega napiecie UB. Prad wplywajacy do wyprowadzenia 1 transoptora jest sterowany przez IP50. Prad wplywajacy do IP01 jest z kolei sterowany przez rezystory polaryzacji RP54/56/58. Napiecie odniesienia IP50 zostaje ustalone na 2.5 V przez w/wymienione rezystory. Regulacje UB uzyskuje sie zmieniajac prad wplywajacy do IP01. Gdy UB+ zmienia sie, funkcja dzielnika napiecia RP54/56/58 powoduje zmiane pradu wplywajacego na wyprowadzenie 1 IP01.Poprzez transoptor IP01, z wyprowadzenia 4 IP01 plynac bedzie do CP22 prad przeniesiony. Przy tym pradzie plynacym do CP22 próg ograniczenia pradowego ulegnie odpowiedniemu doregulowaniu. Jesli UB jest zbyt wysokie, do CP22 plynac bedzie wiekszy prad i próg ograniczenia pradowego bedzie nizszy. W zaleznosci od pradu plynacego do CP22 tranzystor w trybie przelaczania bedzie krócej lub dluzej wlaczony i mniej lub wiecej energii zostanie przekazane do obwodu wtórnego. f) Uklad gotowosci / trybu paczek impulsów (burst) Gdy odbiornik TV przechodzi w stan gotowosci, zuzycie mocy na uzwojeniu wtórnym zmniejsza sie znaczaco. Oznacza to, ze tWLACZ tranzystora mocy TP20 staje sie zbyt maly (ponizej 1 us) do nasycenia TP20, czestotliwosc staje sie bardzo wysoka i tranzystor mocy przelacza zle ze znacznym rozpraszaniem mocy. Aby uniknac takiej sytuacji CP38 i RP38 pobieraja inpuls pradu ujemnego z CP22, aby utrzymac TP22/TP23 wylaczone w tym momencie, gdy TP20 zaczyna przewodzic, poniewaz napiecie na odczepie 2 transformatora SMT staje sie ujemne. W skrócie CP38 i RP38 zapewniaja TP20 minimalny czas wlaczenia.
DOPUSZCZONO DO PRODUKCJI
Strona 9/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Minimalny t WLACZ (kilka us) powoduje, ze wiecej energii z transformatora musi zostac przekazane do uzwojenia wtórnego, a zatem napiecie wyjsciowe zwiekszy sie bardziej niz poziom nastawiony. Poniewaz do CP22 poprzez wyprowadzenie 4 IP01 wplywa wiekszy prad, to CP22 magazynuje wyzsze napiecie (??). Zatem TP22 zostaje wlaczony na dluzszy czas, co oznacza, ze oscylacja wytlumiajaca trwa dluzej niz 1 cykl, minimalny czas wlaczenia przy N cwiercokresów zajdzie, gdy N > 1. Gdy napiecie wyjsciowe spadnie do poziomu, gdy CP22 nie moze dluzej polaryzowac TP22 w stanie ,,wlaczenia", TP22 wylacza sie i zaczyna sie nastepny cykl przewodzenia. Przy tej histerezie regulacji czestotliwosc spada do 20 kHz. Jesli jednakze wymagane zuzycie mocy w stanie gotowosci ma byc male, to niezbedny jest uklad trybu paczek impulsów (burst). Uklad trybu burst sklada sie glównie z TP52 z logika TTL z mikroprocesora. Gdy odbiornik zostaje przelaczony w stan gotowosci, baza TP52 bedzie sterowana impulsami pewnej czestotliwosci i o pewnym wspólczynniku wypelnienia. Gdy impuls jest w stanie wysokim, TP52 zostanie wlaczony, ` P `, dolaczone w stanie gotowosci doUA, spowoduje spolaryzowanie odczepu 3 IP50. Spowoduje to, ze wiecej pradu poplynie do wyprowadzenia 1 IP01, w wyniku czego wiecej pradu przeplynie do CP22, powodujac wylaczenie TP20. Gdy impuls jest w stanie niskim, TP52 jest wylaczony, dziala normalna petla regulacji, zachodzi przelaczanie. Ze wzgledu na czestotliwosc impulsów i wspólczynnik wypelnienia, ilosc energii przekazywanej do uzwojenia wtórnego podlega regulacji, mozna zatem doregulowac wartosc B+ i stadj uzyskac nizsza moc w stanie gotowosci. Zatem UA takze zostaje doregulowana do ` P `. Istnieje pewna liczba funkcji ukladu w trybie burst, które zostana objasnione dalej w czesci g i h. Ponizej zalaczono wykres przebiegu okresowego.
µP burst time Off Drain voltage of TP20 transistor time On
DOPUSZCZONO DO PRODUKCJI
Strona 10/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
g) Uklady i funkcje pomocnicze Demagnetyzacja steruje uklad skladajacy sie z przekaznika SP01 oraz TP71, RP71, RP72 i CP71. Wejscie tego ukladu dolaczone jest do 13 V (FBT), zatem kazdorazowo przy wlaczeniu odbiornika TV nastapi dzialanie demagnetyzacji. SP01 zostaje wlaczony na 5 - 10 sekund po przylozeniu na uklad 13 V; gdy CP71 zostanie naladowany, SP01 zostanie odlaczony, tak iz demagnetyzujacy pozystor PTC-RP02 ostygnie. Uklad demagnetyzacji w powiazaniu z wczesniej opisanym ukladem trybu burst pomaga w istotnym zredukowaniu mocy w stanie gotowosci. CP91/CP82 ma za zadanie zlikwidowanie interferencji generowanej przez diody. CP09 jest kondensatorem wytlumiajacym drgania, lacznie z LP03 ma zastosowanie w ukladzie ZVS. CP23 dziala jako opóznienie dla przelaczania TP25, uzupelniajac CP22/RP37. Stanowi to czynnik zabezpieczenia, gdy zaistnieje rozwarcie do DP37/38. W tym momencie, jesli nie ma ukladu opózniajacego, straty przelaczania TP20 beda duze, wywolujac na zlaczu TP20 wysoka temperature, powyzej maksymalnej temperatury zlacza przewidzianej w specyfikacji, zatem CP23 lagodzi te straty wprowadzajac pewne opóznienie, gdy DP37/38 jest rozwarte. RP30 pomaga w stabilizowaniu zasilacza. DP30 jest optymalizowana do takiej wartosci, zeby pomagalo to w uruchamianiu odbiornika, jesli zdarzy sie zanik UB. Gdy UB jest zbyt niskie, napiecie CP24 nie wystarcza do pelnego spolaryzowania DP30, zatem pomoze to TP20 dluzej przewodzic i ponownie podciagnac UB. RP23 zrealizowano w taki sposób, ze pomaga szybciej wlaczyc TP22 i TP23. Ma to na celu zwiekszenie szybkosci odplywu pradu (a zatem bezwzglednej amplitudy IG2) z TP20, gdy TP22 i TP23 sa wlaczone. Ostatecznym celem jest poprawa przelaczania TP20. LP20/81 sluzy do zredukowania interferencji w. cz. CP50 sluzy do celów kompensacji czestotliwosci i stabilnosci. Dioda Zenera DP57, poza ulatwieniem przejscia w stan gotowosci w trybie burst, ma takze zapobiegac temu, zeby P nie spadlo zbytnio podczas uruchamiania. Gdy ` P ` jest zbyt niskie podczas uruchamiania, wciaz w trybie burst, zbyt niskie napiecie ` P ` uniemozliwi DP57 wejscie w przebicie, a zatem spowoduje mniejszy przeplyw pradu przez IP01 i wzrost czasu wlaczania TP20. Zatem B+ i UA zwieksza sie, ulatwiajac w ten sposób uruchomienie.
DOPUSZCZONO DO PRODUKCJI
Strona 11/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
h) Uklady zabezpieczajace Poza normalnym zabezpieczeniem w postaci ograniczenia pradu, zasilacz ma takze proste i efektywne zabezpieczenie przed przepieciami. DP27 odgrywa istotna role w tym obszarze. Gdy istnieje otwarta petla regulacji, napiecia wyjsciowe zwieksza sie, i napiecie przeniesione na odczep 2 spowoduje przebicie napieciowe diody Zenera DP27 i zwarcie. Odcina to jakikilwiek prad do TP20 i zasilacz wylacza sie. TP52 takze dziala jako zabezpieczenie przed przepieciami. Gdy P jest za wysokie (6.8 + 5 + 2.5 V), spowoduje to przebicie TP52 i spolaryzowanie IP50, zatem wiecej pradu poplynie przez wyprowadzenie 1 IP01 i spowoduje to mniejsze przewodzenie TP20. Zatem B+ spadnie. RP90 dziala jako zabezpieczenie przed zwarciem, gdy nastepuje zwarcie CP90/CP91.
DOPUSZCZONO DO PRODUKCJI
Strona 12/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
l) Wykrywanie i usuwanie usterek 1) Brak napiecia sieci Przy braku napiecia w sieci +300 V (CP08), wykonac nastepujace testy: - napiecie przemienne obecne? - sprawdzic FP01 i RP01 przy peknietym FP01 : sprawdzic pozystor demagnetyzujacy - PTC RP02 przy peknietym FP01 lub RP01 : sprawdzic TP20 przy peknietym TP20 : wymienic takze TP22 i TP23 i TP20, oczywiscie. 2) Brak przelaczania TP20 Przy wlasciwym napieciu na CP8, ale przy braku przelaczania TP20, wykonac nastepujace testy: - sprawdzic napiecie na bramce TP20 jesli brak napiecia, albo napiecie bramki ponizej 2 V - sprawdzic TP20 i RP20 przy peknietym TP20 lub RP20: wymienic TP22 i TP23 - sprawdzic DP27/DP21/TP25/DP25/RP21/RP90 - sprawdzic TP22 i TP23. 3) Napiecie B+ bardzo niskie Przy wszystkich powyzej w dobrym stanie, - sprawdzic IP01/IP50 4) Brak uruchomienia odchylania Przy prawidlowym trybie gotowosci, ale przy braku wlaczenia sie odchylania po rozkazie z klawiatury lub z pilota (podczerwien), wykonac nastepujace testy : - emiter TR07 przy 8.5 V? jesli nie: sprawdzic sygnal Gotowosci? : sprawdzic, jakie jest napiecie `P'? - sprawdzic TL03 Ten wykaz mozna kontynuowac...
DOPUSZCZONO DO PRODUKCJI
Strona 13/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
3
KLUCZOWE PODZESPOLY Waski zakres 10395160, 12MIOH Szeroki zakres 20777790, 28MIOH 20823380, FRONTIER 20815640, STP5NA80FI, SGS-THOMSON 16009120, BYW76 48064700, 1.6 A / 250 V 11066780, 0.33 uH 20833260, CC 2n2F / 1 kV (+ / - 10%) 20822690, CCS 1 nF / 400 V (+ / - 20%) 11063610, RW 2R7 7 W 30948690, POS 5R OHM 20827900, TLP621 15069010, TL431 20837530, RS255L-K105 600.0 V
Podzespól Filtr sieciowy, LP02
Transformator z przetwa- 10528770, OREGA rzaniem energii, LP03 Tranzystor mocy, TP20 Dioda, DP80 Bezpiecznik, FP01 Cewka, LP81 Kondensator, CP09 Kondensator, CP15 Rezystor mocy, RP01 Pozystor, RP02 Przekaznik, SP01 Transoptor, IP01 Regulator, IP50 Mostek prostowniczy, DP01 20818740, STP3NA80FI SGS-THOMSON 16009120, BYW76 48064700, 1.6A / 250 V 11066780, 0.33 uH 20555220, CC 1n5F / 1kV (+ / - 10-%) 20822690, CCS 1nF / 400 V (+ / - 20%) 10472930 RW5R1 J 5 W 41398800, POS 18RO 220 V 20620640, 12 V RELAY 20827900, TLP621 15069010, TL431 20807220, RS205L-K105 600.0 V
DOPUSZCZONO DO PRODUKCJI
Strona 14/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
4
SPECYFIKACJA WYROBU Waski zakres 180Vprzem - 265Vprzem/50Hz zmienna (nom. 70 kHz) Szeroki zakres 90Vprzem - 265Vprzem/50Hz zmienna (nom. 70 kHz)
Napiecie sieciowe Czestotliwosc pracy Napiecie wyjsciowe UB (do kineskopów Chung Hwa) UA
100.5±1.5 V dla 14" 115.5±1.5 V dla 20" / 21" 13.5 V (nom) dla 1.2 W fonii 20 V (nom) dla 5 Wfonii
100.5±1.5 V dla 14" 115.5±1.5 V dla 20" / 21" 17 V (nom) dla 3 W fonii 22 V (nom) dla 5 W fonii
Regulacja obciazenia Przy sieci 220Vprzem (od min. obrazu i dzwieku do max obrazu i dzwieku) Regulacja sieci od 180Vprzm do 265Vprzm Min. obraz i dzwiek Nom. obraz i dzwiek Max. obraz i dzwiek Napiecie tetnienia UB tetnienia(60 do 100Hz) UB tetnienia (15 kHz) UA tetnienia
UB = 1 V
UB = 1 V
UB = 1 V UB = 1 V UB = 1 V
UB = 1 V UB = 1 V UB = 1 V
max 1.5 Vmiedzyszczyt max 1.5 Vmiedzyszczyt max 1.0 Vmiedzyszczyt
max 1.5 Vmiedzyszczyt max 1.5 Vmiedzyszczyt max 1.0 Vmiedzyszczyt
IB+ IUA
Prad wyjsciowy (Obraz ustawiony na 50% i wzmocnienie na 50%) MIN NOM MAX JEDNOSTKA 285 295 315 mA 250 mA
DOPUSZCZONO DO PRODUKCJI
Strona 15/15
Data Wydanie
16/09/99 03 Peter Ng
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
5
SCHEMAT UKLADU
DOPUSZCZONO DO PRODUKCJI
Strona 1/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.3
SPECYFIKACJA FUNKCJONALNA ODCHYLANIA PIONOWEGO
1.0 WPROWADZENIE 2.0 OPIS FUNKCJONALNY 2.1 Generator przebiegów ploksztaltnych odchylania pionowego procesora TV 2.2. Stopien zasilania odchylania pionowego 3.0 KLUCZOWE PODZESPOLY 4.0 SPECYFIKACJA DOCELOWA 5.0 SCHEMAT UKLADU
Strona 2/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
1.0 WPROWADZENIE (patrz rys. 5)
Uklad odchylania pionowego TX807 sklada sie z generatora pionowych przebiegów piloksztaltnych znajdujacego sie w procesorze TV oraz ze stopnia zasilania bedacego ukladem scalonym TDA 8172 lub TDA 9302 H firmy SGS THOMSON. W przeciwienstwie do sprzezonego przemiennopradowo ukladu odchylania pionowego, który stosowalismy poprzednio, stopien wyjsciowy odchylania pionowego TX807 wprowadzono jako uklad sprzezony stalopradowo. Uklad TDA 8172 byl stosowany w ICC9 jako uklad ze sprzezeniem przemiennopradowym. Podstawowe róznice w stosunku do metody sprzezenia przemiennopradowego, to liczba podzespolów zewnetrznych, napiecie zasilania, kondensator odsprzegajacy i napiecie odniesienia do centrowania w pionie. W TX807 przewidziano napiecie dodatnie Vp i napiecie ujemne -Vnp, podczas gdy w ICC9 stosuje sie jedno napiecie dodatnie +26 V. Istnieje wiele zalet stosowania dwu napiec zasilania. Po pierwsze, jako odniesienie centrowania mozna zastosowac mase tak, aby napiecie odniesienia centrowania typu sprzezenia przemiennopradowego, które jest bardzo czule i wprowadza plyniecie temperaturowe polozenia, nie oddzialywalo na polozenie w pionie. Po drugie, z ukladu sprzezenia przemiennopradowego mozna usunac podzespoly stalopradowego sprzezenia zwrotnego i kondensator odsprzegajacy. Kondensator odsprzegajacy w typie sprzezenia przemiennopradowego wprowadza efekt nieliniowosci, stad koniecznosc dodatkowych podzespolów dla kompensacji nieliniowosci, a podzespoly te moga takze wprowadzic plyniecie temperaturowe tak wielkosci jak polozenia.
2 Parametry geometrii mozna dostroic poprzez szyne I C, sterujac procesorem TV IC01. Wszystkie cztery parametry : Nachylenie pionowe, Amplituda pionowa, Przesuniecie pionowe i Korekcja S uzyskiwane sa programowo, tak ze zadne podzespoly elektroniczne nie sa potrzebne do wprowadzenia tego sterowania.
Uklad kompensacji puchniecia (breathing)w pionie uzyskuje sie sterujac pradem strumienia poprzez wyprowadzenie 50 procesora IC01. Czulosc w pionie na wyprowadzeniu 50 wynosi 6.3% / V. Generator pionowy przebiegów piloksztaltnych zostal wbudowany w procesor TV IC01. Kondensator zewnetrzny zostaje dolaczony do wyprowadzenia 51, a rezystor pradowy do wyprowadzenia 52. Uklad zabezpieczenia : patrz specyfikacja zabezpieczenia termicznego ukladu TDA 8172.
Strona 3/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.0 OPIS FUNKCJONALNY
Wewnatrz procesora TV TDA 8842 (IC01) istnieje obwód pionowego zliczania w dól i uklad sterowania w pionie zoptymalizowany w stosunku do stopnia wyjscia pionowego sprzezonego stalopradowo. Kondensator piloksztaltny CV16 na wyprowadzeniu 51 jest ladowany przez prad okreslony przez rezystor odniesienia pradu RV10 na wyprowadzeniu 52. Parametry geometrii: Nachylenie pionowe, Amplituda pionowa, Przesuniecie pionowe i Korekcja S sa wszystkie sterowane w tym bloku programowo. Daje to zatem korzysci wyeliminowania podzespolów do regulacji parametrów geometrii. Ponizsza tabela stanowi wyciag ze specyfikacji ukladu scalonego do odchylania pionowego TDA 8842 firmy Philips. 2.1. GENERATOR PRZEBIEGÓW PILOKSZTALTNYCH ODCHYLANIA PIONOWEGO PROCESORA TV : patrz rys. 1 SYMBOL PARAMETR WARUNKI MIN NOM MAX JEDN .
3.0 1 16 19 2.3 0.95 400 6.3 +20 4.0 2.8 +5 V mA µA % % V mA µA V V % % /V % µA
GENERATOR PIONOWYCH PRZEBIEGÓW PILOKSZTALTNYCH (WYPR. 51 I 52) Vpilokszt amplituda piloksztaltna VS = 1 FH; (miedzyszczyt) (wartosc miedzyszczytowa) C= 100 nF; R= 39 kom Irozlad prad rozladowania Ilad prad ladowania ustawiony czestotliwosc 50 Hz;tryb przez rezystor zewnetrzny normalny; VS=1F. VS nachylenie w pionie zakres sterowania (63 -20 schodki) Ilad wzrost pradu ladowania f= 60 Hz Vpilokszt. NISKI poziom prz. pilokszt WYJSCIA STEROWANIA PIONOWEGO (WYPROW. 46 I 47) Irózn róznicowy prad wyjscia VA = 1 FH (miedzyszczyt.) (wartosc miedzyszczytowa) ICM prad wspólbiezny V0 zakres napiecia wyjscia 0 SLEDZENIE EHT / ZABEZPIECZENIE PRZED PRZEPIECIEM (WYPROW. 50) -Vi napiecie wejsciowe 1.2 SMR zakres modulacjiskanowania -5 pion czulosc w pionie AMPLITUDA PIONOWA CR zakres sterowania 63 schodki; SC=00H 80 Irównrózn (mie- równowazny róznicowy prad SC= 00H 760 dzyszczytowy) wyjscia sterow. pionowego (wartosc miedzyszczytowa) PRZESUNIECIE PIONOWE CR zakres sterowania 63 kroki -5 Irównrózn (mie- równowazny róznicowy prad -50 dzyszczytowy) wyjscia sterow. pionowego (wartosc miedzyszczytowa) KOREKCJA S CR zakres sterowania 63 schodki 0
120 1140
-
+5 +50
% µA
-
30
%
Strona 4/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Rys. 1 Schemat ze strony 5 specyfikacji ukladu scalonego.
Strona 5/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Rys. 2 Strona 55 specyfikacji ukladu scalonego.
Strona 6/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.2. STOPIEN ZASILANIA ODCHYLANIA PIONOWEGO a. Specyfikacja Nastepujaca tabela stanowi wyciag ze specyfikacji ukladu scalonego TDA 8172, stopnia wyjsciowego odchylania pionowego firmy SGS THOMSON. VS =35 V; Tamb = 25°C; pomiary wg metod pomiarowych ponizej. Symbol I2 I6 I1 V3L V5 V5L V5H Tj Parametr Prad spoczynkowy wypr. 2 Prad spoczynkowy wypr. 6 Prad polaryzacji wejscia wzmacniacza Napiecie nasycenia wypr.3 do masy Spoczynkowe napiecie wyjsciowe Wyjsciowe napiecie nasycenia do masy Wyjsciowe napiecie nasycenia do zasilania Temperatura zlacza przy wylaczeniu termicznym Warunki pomiaru Min. Nomin I3 =0; I5 =0 I3 =0; I5 =0 V1 =1V; V7 =2V V1 =2V; V7 =1V I3 =20mA VS =35 V Ra = 39 k omów I5 =1.2 A I5 =0.7 A -I5 =1.2 A -I5 =0.7 A 8 16 -0.1 -0.1 1 18 1 0.7 1.6 1.3 140 1.4 1 2.2 1.8 Max Jedn Rys. . . 16 mA 1a 36 -1 -1 1.5 mA µA µA V V V V V V °C 1a 1a 1a 1c 1d 1c 1c 1b 1b
Rysunki ze str. 845 i 846 specyfikacji ukladu TDA 8172.
Strona 7/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
b. Stopien zasilania (patrz rys. 5) Stopien zasilania ukladu TDA 8172 jest skonfigurowany jako wzmacniacz róznicowy i jest wysterowywany przez prad piloksztaltny podawany z wyprowadzen 46 i 47 wyjsc procesora IC01. RF11 pobiera nieco pradu ze zródla i ma swoja role w ustalaniu wymiaru w pionie. Prad pozostaly zostaje doprowadzony do ukladu TDA 8172 poprzez RF07 i RF15. Wyjsciowy prad polaryzacji I (prad wspólbiezny) z wyprowadzen 46 i 47 zostaje doprowadzony do stopnia wyjscia pionowego. Pionowy prad piloksztaltny Ir jest wymuszany na wyprowadzenia 46 i 47. Tak wiec na wyprowadzeniach 46 i 47 jest odpowiednio I+Ir i I-Ir. Przyjmujac, ze prad plynacy przez RF11 wynosi Ix, bedzie I + Ir - Ix przez RF07 i I - Ir + Ix przez RF15. Jesli RF07, RF15, RF17 i RF09 maja identyczne wartosci, I zostaje usuniety z wyjscia IF01. Stad wiemy, ze wyjsciowy prad skanujacy wynosi -(Ir - Ix)(RF17 + RF09)/RF05. CF09 usuwa szumy w. cz. z wejscia. Nie istnieje kondensator odsprzegajacy dla zablokowania pradu stalego, zatem nie ma takze nieliniowosci wprowadzanej przez kondensator odsprzegajacy. Plyniecie w pionie wprowadzane przez podzespoly ze sprzezenia przemiennopradowego takze nie istnieje, poniewaz parametry geometrii zostaja calkowicie dostrojone poprzez procesor TV. Napiecie zasilania powrotu na wyprowadzeniu 5 wynosi 2 x Vp + ? -Vnp? , a maksymalne napiecie zasilania skanowania na wyprowadzeniu 5 wynosi Vp lub -Vnp. Napiecie na wyprowadzeniu 3 wynosi -Vnp i CF03 zostaje naladowany podczas okresu skanowania do napiecia Vp + ? -Vnp? . Generator powrotu przelacza wyprowadzenie 3 na Vp, tak ze laczne napiecie zasilania powrotu wynosi 2 x Vp + ? -Vnp? . Patrzac na rys. 2, widac zaleznosci wszystkich pionowych parametrów geometrii i okresu pionowego. CF01 - RF01 stanowi kompensacje zera dla zwiekszenia marginesu fazy wzmacniacza przy jednoczesnym utrzymywaniu pozadanej szerokosci pasma. RF01 jest rezystorem z bezpiecznikiem termicznym dla zapobiezenia przegrzania w przypadku zwarcia CF01. Rezystor RF02 dlawi niepozadane oscylacje w VDC i redukuje przeniki z HDC do VDC. RF05 jest rezystorem próbkujacym. Prad odchylania jest proporcjonalny do napiecia wyjsciowego na RF05. Uklad zabezpieczajacy: patrz specyfikacja zabezpieczenia termicznego ukladu TDA8172.
Strona 8/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
3.0 KLUCZOWE PODZESPOLY
-UKLAD SCALONY IF01 -RADIATOR UKLADU SCALONEGO -ZACISK UKLADU SCALONEGO : SGS THOMSON TDA 8172 lub TDA 9302 H : NOWY : 10010410
4.0 SPECYFIKACJA DOCELOWA
-WYSOKOSC OBRAZU W PIONIE PRZESUNIECIE OBRAZU W PIONIE ZAKLADKA W PIONIE LINIOWOSC OBRAZU W PIONIE PUCHNIECIE OBRAZU : ± 6%, ZAKRES REGULOWANY : ± 5% : regulowana, max 7 ± 4.5% przy max strumieniu : max 12% dla wszystkich max 5% dla przyleglych : < 3% przy Istrumienia= 100 µA do 1200 µA
Strona 9/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Vp
DF01 BAV21 (1N4001) CF03 100u 25V RF09 2K87 CF07 100n 16V CC CL15
DL15
RL16
LL05 FBT
CL16
CV14 46
I + Ir RF07 680R Ix RF15 680R
1
CF09 VAL
IC01
CV15 47
RF11 VAL
6 2 3 IF01 TDA8172 + 4
RF02 270R 1W
5
CF05 47u 25V CF01 220n 50V RF01 2R2 0.5W DL45
7
RF17 2K87
I - Ir
RF05 1R8 0.3W
-Vnp
CL45 CL40
RL45
Rys. 5 : Schemat ukladu pionowego stopnia wyjsciowego
Strona 1/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.3
SPECYFIKACJA FUNKCJONALNA ODCHYLANIA PIONOWEGO
1.0 WPROWADZENIE 2.0 OPIS FUNKCJONALNY 2.1 Generator przebiegów ploksztaltnych odchylania pionowego procesora TV 2.2. Stopien zasilania odchylania pionowego 3.0 KLUCZOWE PODZESPOLY 4.0 SPECYFIKACJA DOCELOWA 5.0 SCHEMAT UKLADU
Strona 2/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
1.0 WPROWADZENIE (patrz rys. 5)
Uklad odchylania pionowego TX807 sklada sie z generatora pionowych przebiegów piloksztaltnych znajdujacego sie w procesorze TV oraz ze stopnia zasilania bedacego ukladem scalonym TDA 8172 lub TDA 9302 H firmy SGS THOMSON. W przeciwienstwie do sprzezonego przemiennopradowo ukladu odchylania pionowego, który stosowalismy poprzednio, stopien wyjsciowy odchylania pionowego TX807 wprowadzono jako uklad sprzezony stalopradowo. Uklad TDA 8172 byl stosowany w ICC9 jako uklad ze sprzezeniem przemiennopradowym. Podstawowe róznice w stosunku do metody sprzezenia przemiennopradowego, to liczba podzespolów zewnetrznych, napiecie zasilania, kondensator odsprzegajacy i napiecie odniesienia do centrowania w pionie. W TX807 przewidziano napiecie dodatnie Vp i napiecie ujemne -Vnp, podczas gdy w ICC9 stosuje sie jedno napiecie dodatnie +26 V. Istnieje wiele zalet stosowania dwu napiec zasilania. Po pierwsze, jako odniesienie centrowania mozna zastosowac mase tak, aby napiecie odniesienia centrowania typu sprzezenia przemiennopradowego, które jest bardzo czule i wprowadza plyniecie temperaturowe polozenia, nie oddzialywalo na polozenie w pionie. Po drugie, z ukladu sprzezenia przemiennopradowego mozna usunac podzespoly stalopradowego sprzezenia zwrotnego i kondensator odsprzegajacy. Kondensator odsprzegajacy w typie sprzezenia przemiennopradowego wprowadza efekt nieliniowosci, stad koniecznosc dodatkowych podzespolów dla kompensacji nieliniowosci, a podzespoly te moga takze wprowadzic plyniecie temperaturowe tak wielkosci jak polozenia.
2 Parametry geometrii mozna dostroic poprzez szyne I C, sterujac procesorem TV IC01. Wszystkie cztery parametry : Nachylenie pionowe, Amplituda pionowa, Przesuniecie pionowe i Korekcja S uzyskiwane sa programowo, tak ze zadne podzespoly elektroniczne nie sa potrzebne do wprowadzenia tego sterowania.
Uklad kompensacji puchniecia (breathing)w pionie uzyskuje sie sterujac pradem strumienia poprzez wyprowadzenie 50 procesora IC01. Czulosc w pionie na wyprowadzeniu 50 wynosi 6.3% / V. Generator pionowy przebiegów piloksztaltnych zostal wbudowany w procesor TV IC01. Kondensator zewnetrzny zostaje dolaczony do wyprowadzenia 51, a rezystor pradowy do wyprowadzenia 52. Uklad zabezpieczenia : patrz specyfikacja zabezpieczenia termicznego ukladu TDA 8172.
Strona 3/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.0 OPIS FUNKCJONALNY
Wewnatrz procesora TV TDA 8842 (IC01) istnieje obwód pionowego zliczania w dól i uklad sterowania w pionie zoptymalizowany w stosunku do stopnia wyjscia pionowego sprzezonego stalopradowo. Kondensator piloksztaltny CV16 na wyprowadzeniu 51 jest ladowany przez prad okreslony przez rezystor odniesienia pradu RV10 na wyprowadzeniu 52. Parametry geometrii: Nachylenie pionowe, Amplituda pionowa, Przesuniecie pionowe i Korekcja S sa wszystkie sterowane w tym bloku programowo. Daje to zatem korzysci wyeliminowania podzespolów do regulacji parametrów geometrii. Ponizsza tabela stanowi wyciag ze specyfikacji ukladu scalonego do odchylania pionowego TDA 8842 firmy Philips. 2.1. GENERATOR PRZEBIEGÓW PILOKSZTALTNYCH ODCHYLANIA PIONOWEGO PROCESORA TV : patrz rys. 1 SYMBOL PARAMETR WARUNKI MIN NOM MAX JEDN .
3.0 1 16 19 2.3 0.95 400 6.3 +20 4.0 2.8 +5 V mA µA % % V mA µA V V % % /V % µA
GENERATOR PIONOWYCH PRZEBIEGÓW PILOKSZTALTNYCH (WYPR. 51 I 52) Vpilokszt amplituda piloksztaltna VS = 1 FH; (miedzyszczyt) (wartosc miedzyszczytowa) C= 100 nF; R= 39 kom Irozlad prad rozladowania Ilad prad ladowania ustawiony czestotliwosc 50 Hz;tryb przez rezystor zewnetrzny normalny; VS=1F. VS nachylenie w pionie zakres sterowania (63 -20 schodki) Ilad wzrost pradu ladowania f= 60 Hz Vpilokszt. NISKI poziom prz. pilokszt WYJSCIA STEROWANIA PIONOWEGO (WYPROW. 46 I 47) Irózn róznicowy prad wyjscia VA = 1 FH (miedzyszczyt.) (wartosc miedzyszczytowa) ICM prad wspólbiezny V0 zakres napiecia wyjscia 0 SLEDZENIE EHT / ZABEZPIECZENIE PRZED PRZEPIECIEM (WYPROW. 50) -Vi napiecie wejsciowe 1.2 SMR zakres modulacjiskanowania -5 pion czulosc w pionie AMPLITUDA PIONOWA CR zakres sterowania 63 schodki; SC=00H 80 Irównrózn (mie- równowazny róznicowy prad SC= 00H 760 dzyszczytowy) wyjscia sterow. pionowego (wartosc miedzyszczytowa) PRZESUNIECIE PIONOWE CR zakres sterowania 63 kroki -5 Irównrózn (mie- równowazny róznicowy prad -50 dzyszczytowy) wyjscia sterow. pionowego (wartosc miedzyszczytowa) KOREKCJA S CR zakres sterowania 63 schodki 0
120 1140
-
+5 +50
% µA
-
30
%
Strona 4/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Rys. 1 Schemat ze strony 5 specyfikacji ukladu scalonego.
Strona 5/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Rys. 2 Strona 55 specyfikacji ukladu scalonego.
Strona 6/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.2. STOPIEN ZASILANIA ODCHYLANIA PIONOWEGO a. Specyfikacja Nastepujaca tabela stanowi wyciag ze specyfikacji ukladu scalonego TDA 8172, stopnia wyjsciowego odchylania pionowego firmy SGS THOMSON. VS =35 V; Tamb = 25°C; pomiary wg metod pomiarowych ponizej. Symbol I2 I6 I1 V3L V5 V5L V5H Tj Parametr Prad spoczynkowy wypr. 2 Prad spoczynkowy wypr. 6 Prad polaryzacji wejscia wzmacniacza Napiecie nasycenia wypr.3 do masy Spoczynkowe napiecie wyjsciowe Wyjsciowe napiecie nasycenia do masy Wyjsciowe napiecie nasycenia do zasilania Temperatura zlacza przy wylaczeniu termicznym Warunki pomiaru Min. Nomin I3 =0; I5 =0 I3 =0; I5 =0 V1 =1V; V7 =2V V1 =2V; V7 =1V I3 =20mA VS =35 V Ra = 39 k omów I5 =1.2 A I5 =0.7 A -I5 =1.2 A -I5 =0.7 A 8 16 -0.1 -0.1 1 18 1 0.7 1.6 1.3 140 1.4 1 2.2 1.8 Max Jedn Rys. . . 16 mA 1a 36 -1 -1 1.5 mA µA µA V V V V V V °C 1a 1a 1a 1c 1d 1c 1c 1b 1b
Rysunki ze str. 845 i 846 specyfikacji ukladu TDA 8172.
Strona 7/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
b. Stopien zasilania (patrz rys. 5) Stopien zasilania ukladu TDA 8172 jest skonfigurowany jako wzmacniacz róznicowy i jest wysterowywany przez prad piloksztaltny podawany z wyprowadzen 46 i 47 wyjsc procesora IC01. RF11 pobiera nieco pradu ze zródla i ma swoja role w ustalaniu wymiaru w pionie. Prad pozostaly zostaje doprowadzony do ukladu TDA 8172 poprzez RF07 i RF15. Wyjsciowy prad polaryzacji I (prad wspólbiezny) z wyprowadzen 46 i 47 zostaje doprowadzony do stopnia wyjscia pionowego. Pionowy prad piloksztaltny Ir jest wymuszany na wyprowadzenia 46 i 47. Tak wiec na wyprowadzeniach 46 i 47 jest odpowiednio I+Ir i I-Ir. Przyjmujac, ze prad plynacy przez RF11 wynosi Ix, bedzie I + Ir - Ix przez RF07 i I - Ir + Ix przez RF15. Jesli RF07, RF15, RF17 i RF09 maja identyczne wartosci, I zostaje usuniety z wyjscia IF01. Stad wiemy, ze wyjsciowy prad skanujacy wynosi -(Ir - Ix)(RF17 + RF09)/RF05. CF09 usuwa szumy w. cz. z wejscia. Nie istnieje kondensator odsprzegajacy dla zablokowania pradu stalego, zatem nie ma takze nieliniowosci wprowadzanej przez kondensator odsprzegajacy. Plyniecie w pionie wprowadzane przez podzespoly ze sprzezenia przemiennopradowego takze nie istnieje, poniewaz parametry geometrii zostaja calkowicie dostrojone poprzez procesor TV. Napiecie zasilania powrotu na wyprowadzeniu 5 wynosi 2 x Vp + ? -Vnp? , a maksymalne napiecie zasilania skanowania na wyprowadzeniu 5 wynosi Vp lub -Vnp. Napiecie na wyprowadzeniu 3 wynosi -Vnp i CF03 zostaje naladowany podczas okresu skanowania do napiecia Vp + ? -Vnp? . Generator powrotu przelacza wyprowadzenie 3 na Vp, tak ze laczne napiecie zasilania powrotu wynosi 2 x Vp + ? -Vnp? . Patrzac na rys. 2, widac zaleznosci wszystkich pionowych parametrów geometrii i okresu pionowego. CF01 - RF01 stanowi kompensacje zera dla zwiekszenia marginesu fazy wzmacniacza przy jednoczesnym utrzymywaniu pozadanej szerokosci pasma. RF01 jest rezystorem z bezpiecznikiem termicznym dla zapobiezenia przegrzania w przypadku zwarcia CF01. Rezystor RF02 dlawi niepozadane oscylacje w VDC i redukuje przeniki z HDC do VDC. RF05 jest rezystorem próbkujacym. Prad odchylania jest proporcjonalny do napiecia wyjsciowego na RF05. Uklad zabezpieczajacy: patrz specyfikacja zabezpieczenia termicznego ukladu TDA8172.
Strona 8/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
3.0 KLUCZOWE PODZESPOLY
-UKLAD SCALONY IF01 -RADIATOR UKLADU SCALONEGO -ZACISK UKLADU SCALONEGO : SGS THOMSON TDA 8172 lub TDA 9302 H : NOWY : 10010410
4.0 SPECYFIKACJA DOCELOWA
-WYSOKOSC OBRAZU W PIONIE PRZESUNIECIE OBRAZU W PIONIE ZAKLADKA W PIONIE LINIOWOSC OBRAZU W PIONIE PUCHNIECIE OBRAZU : ± 6%, ZAKRES REGULOWANY : ± 5% : regulowana, max 7 ± 4.5% przy max strumieniu : max 12% dla wszystkich max 5% dla przyleglych : < 3% przy Istrumienia= 100 µA do 1200 µA
Strona 9/9
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Vp
DF01 BAV21 (1N4001) CF03 100u 25V RF09 2K87 CF07 100n 16V CC CL15
DL15
RL16
LL05 FBT
CL16
CV14 46
I + Ir RF07 680R Ix RF15 680R
1
CF09 VAL
IC01
CV15 47
RF11 VAL
6 2 3 IF01 TDA8172 + 4
RF02 270R 1W
5
CF05 47u 25V CF01 220n 50V RF01 2R2 0.5W DL45
7
RF17 2K87
I - Ir
RF05 1R8 0.3W
-Vnp
CL45 CL40
RL45
Rys. 5 : Schemat ukladu pionowego stopnia wyjsciowego
Strona 1/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
TX807 PFS
2.8
TOR CHROMINANCJI
2.8.1 WPROWADZENIE 2.8.2 OPIS FUNKCJONALNY 2.8.3 KLUCZOWE PODZESPOLY 2.8.4 SPECYFIKACJA DOCELOWA 2.8.5 SCHEMAT UKLADU 2.8.6 WYKAZ POLACZEN
Strona 2/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.8
TOR CHROMINANCJI
2.8.1 WPROWADZENIE Tor chrominancji utworzony jest przez czesc ukladu TDA 884X. W zaleznosci od typu ukladu scalonego dekoder koloru moze dekodowac sygnaly PAL, PAL/NTSC lub PAL/NTSC/SECAM. 2.8.2 OPIS FUNKCJONALNY Dekoder PAL/NTSC zawiera nie wymagajacy regulacji generator kwarcowy (Xtal), uklad eliminatora koloru oraz dwa demodulatory róznicy koloru. Przesuniecie fazy o 90° w stosunku do sygnalu odniesienia wykonywane jest wewnetrznie. Uklad scalony zawiera uklad ACL (Automatic Colour Limiting- Automatycznego ograniczania koloru), który moze byc przelaczany poprzez szyne I2C i który zapobiega powstawaniu przesycenia, gdy odbierane sa sygnaly o wysokim stosunku chrominancji do impulsów synchronizacji koloru (burst). Uklad ACL zaprojektowano tak, ze redukuje on jedynie sygnal chrominancji, a nie sygnal synchronizacji koloru. Ma to te zalete, ze funkcja ta nie ma wplywu na czulosc barw. Dekoder SECAM zawiera samokalibrujacy demodulator petli PLL (fazowo-czulej) posiadajacy dwa wzorce odniesienia; wzorzec 4.4 MHz uzyskiwany jest z czestotliwosci podnosnej chrominancji stosowanej do dostrajania PLL do wymaganej czestotliwosci wlasnej, zas wzorzec przerwy pasma ma umozliwic uzyskanie wlasciwej wartosci bezwzglednej sygnalu wyjsciowego. Generator VCO (przestrajany napieciem) petli PLL podlega kalibracji podczas kazdego okresu wygaszania pionowego, gdy uklad scalony poszukuje trybu SECAM. Linia opózniajaca pasma glównego zostala scalona w ukladzie scalonym PAL/ SECAM. Zdemodulowane sygnaly róznicy koloru sa wewnetrznie przesylane do linii opózniajacej. Matryca róznic koloru przelacza automatycznie miedzy PAL / SECAM i NTSC. Jednakze mozliwe jest takze ustawienie matrycy w standardzie PAL. Uklady scalone maja wbudowany uklad dynamicznego sterowania odcieniem skóry (ciala), korygujacy barwy bedace bliskie tonacji skóry. Który standard koloru potrafi dekodowac uklad scalony, zalezy od kwarców zewnetrznych. Kwarc, który nalezy dolaczyc do wyprowadzenia 34, musi miec czestotliwosc 3.5 MHz, zas do wyprowadzenia 35 mozna dolaczac kwarce o czestotliwosci 4.4 i 3.5 MHz. Poniewaz czestotliwosc kwarcu sluzy do strojenia generatora linii, wartosc czestotliwosci kwarcu musi zostac przekazana do ukladu scalonego poprzez szyne I2C . Detektor fazy synchronizacji (burst) dokonuje synchronizacji generatora kwarcu z faza sygnalu synchronizacji chrominancji. Dziala on jedynie podczas okresu kluczowania synchronizacji, aby zapobiec zaklóceniom petli PLL koloru przez odksztalcony sygnal chrominancji. Dwa tryby wzmocnienia zapewniaja: · Dobry zakres ustalania, gdy petla PLL nie jest w stanie synchronizacji · Niskie napiecie tetnienia i dobra odpornosc na zaklócenia, gdy PLL zostala zsynchronizowana.
Strona 3/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
Uklad eliminatora koloru wylacza demodulatory R-Y i B-Y w warunkach bardzo niskiego sygnalu wejsciowego (amplituda zredukowanej synchronizacji chrominancji). Histereza zapobiega przelaczaniu wlacz/wylacz (on/off)przy niskich, zaklóconych sygnalach. Standardy koloru NTSC M + PAL M lub N NTSC M lub PAL M lub N PAL/NTSC 4.4 + SECAM NTSC M+PAL/NTSC 4.4 + SECAM Wypr. 34 3.58 3.58 nic 3.58 Wypr. 35 3.58 nic 4.43 4.43 XA 0 0 1 1 XB 0 1 0 1 Uwagi Dwa standardy 3.58 MHz Jeden standard 3.58 MHz 4.43 dla PAL/SECAM/NTSC Jeden standard 3.58 MHz + jeden standard 4.43 MHz
2.8.3 KLUCZOWE PODZESPOLY Uklady scalone : TDA 884X (waska obudowa 56 wyprowadzeniowa) Wyprowadzenia 10 oraz 33 do 36 dotycza toru chrominancji. 2.8.4 SPECYFIKACJA DOCELOWA Maksymalny czas narastania pasów koloru PAL SECAM NTSC Blad fazy generatora VCO PAL Czulosc koloru VHF UHF 25 dBµV 30 dBµV.
700 ns 1000 ns 1000 ns < 5 stopni
Strona 4/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.8.5 SCHEMAT UKLADU
Strona 5/5
Data Wydanie
16/09/99 01 TDL-SLT
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.8.6 WYKAZ POLACZEN Wyprowadzenie 10 33 34 35 36 Nazwa Wejscie CS-VHS (chrominancji) WzorzecWYJSC chrominancji Kwarc 3.58 MHz Kwarc 4.43 / 3.58 MHz Filtr koloru PLL Poziom 1.0 V 0.25 V -
Strona 1/4
Data Wydanie
16/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.11 SPECYFIKACJA FUNKCJONALNA WYROBU
TX807 TELETEKST
WYDANIE 1.0
15 STYCZEN 1997
Strona 2/4
Data Wydanie
16/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
SPIS TRESCI
2.11.1.0 2.11.2.0
OPIS FUNKCJONALNY TELETEKSTU ROZKLAD WYPROWADZEN MODULU TELETEKSTU
Strona 3/4
Data Wydanie
16/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.11.1.0
OPIS FUNKCJONALNY TELETEKSTU
Teletekst wchodzi do chassis TX807 jako modul, który winien zostac wetkniety w laczówke 10wyprowadzeniowa w chassis glównym. Zastosowano uklad scalony dekodera teletekstu STV 5348 firmy SGS THOMSON - jednostrukturowy uklad scalony dekodera teletekstu. STV 5348 jest sterowanym komputerem ukladem teletekstu zawierajacym 8-miostronicowa pamiec wewnetrzna. Sterowanie dokonywane jest poprzez dwuprzewodowa szeregowa szyne I2C, dolaczona do mikroprocesora na glównym chassis. Nie jest potrzebna zadna regulacja zewnetrzna. Uklad scalony wymaga jedynie pojedynczego zasilania +5 V oraz jednego zewnetrznego kwarcu na czestotliwosc 13.875 MHz, który zostaje nastepnie wewnetrznie dostosowany do wszystkich innych wymagan zegara wewnetrznego. Zlozony sygnal wizyjny (CVBS), zawierajacy dane teletekstu wysylane przez stacje nadawcza, doprowadzono do wyprowadzenia 1 ukladu scalonego poprzez kondensator 100 nF. Dane teletekstu sa wybierane/extracted wewnetrznie, wyselekcjonowana strona teletekstu zostanie sciagnieta i wyswietlona poprzez kombinacje sygnalów czerwonego, zielonego, niebieskiego i wygaszania. Wszystkie one to sygnaly wyjsciowe czynne w stanie wysokim, przechodza one przez scalony uklad przelaczajacy przed przeslaniem ich do jednostrukturowego procesora wizji. Zasilanie zastosowane do modulu wynosi +5 V stalego doprowadzone z glównego chassis TX807. Nominalne zuzycie pradu zasilania wynosi ok. 60 mA, przy wartosci maksymalnej 120 mA. W stanie gotowosci odbiornika TV +5 V nie dochodzi do modulu, zmniejszajac w ten sposób calkowite zuzycie mocy chassis w stanie oczekiwania. Ze wzgledu na swa modularna budowe modul teletekstu moze zostac zainstalowany na chassis glównym w dowolnym momencie, ulatwiajac dzieki temu pózniejsza instalacje opcji teletekstu. Niektóre z funkcji oprogramowania teletekstu do TX807 obejmuja : · Zdolnosc wyswietlania normalnego teletekstu oraz Fastext'u · tryb ,,MIX", w którym informacja teletekstowa zostaje nalozona na obraz wizyjny · funkcje ,,STOP" lub ,,HOLD" do zatrzymania wyswietlanej strony · funkcje ,,ZOOM" do wyswietlania górnej albo dolnej polówki wyswietlanego tekstu w podwojonej wysokosci · funkcje ,,CONCEAL" / ,,REVEAL".
Strona 4/4
Data Wydanie
16/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.11.2.0 UKLAD WYPROWADZEN MODULU TELETEKSTU Wyprowadzenie 1 2 3 4 5 6 7 8 9 10 Funkcja stalopradowe zasilanie 5 V linia danych szeregowej szyny I2C linia zegara szeregowej szyny I2C Wyjscie szybkiego wygaszania Wyjscie niebieskie Wyjscie zielone Wyjscie czerwone Masa Masa Sygnal wizyjny do ukladu teletekstu Nazwa +5 V SDA SCL FB B G R GND GND CVBS
Strona 1/5
Data Wydanie
16/09/99 00 SLH-LHW
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.5
STOPIEN P. CZ. TX807
2.5.1 OPIS OGÓLNY 2.5.2 DANE TECHNOLOGICZNE 2.5.3 SPECYFIKACJA DOCELOWA 2.5.4 WYKAZ KLUCZOWYCH PODZESPOLÓW
Strona 2/5
Data Wydanie
16/09/99 00 SLH-LHW
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
P CZ TX 807 (Na plycie)
2.5.1 Opis ogólny : Blok posredniej czestotliwosci dostosowany do wielu standardów zaprojektowano na plycie glównej chassis w konstrukcji odbioru róznicowego z zastosowaniem jednostrukturowego ukladu scalonego TDA 884x, zawierajacego : · · · · · · demodulacje PLL (w petli fazowej) wizji (dodatnia oraz ujemna); demodulacje PLL fonii (obejmujaca od 4.5 do 6.5 MHz) AGC (automatyczna regulacje wzmocnienia- ARW) dla norm BG i L; stalopradowa regulacje wzmocnienia; przelacznik fonii i wizji; oraz odczyt wyjscia AFC (automatycznej regulacji czestotliwosci- ARCz) poprzez szyne I2C.
Jesli chodzi o obróbke fonii wedlug normy LL', to zastosowano uklad scalony p. cz. (SIF) z modulacja amplitudy (AM) STV8225 dokonujacy : · demodulacji fonii AM; · przelaczania fonii AM / FM; Dla pasma 1 Secam LL', zamiast zastosowania elektronicznego transpozera zwierciadlanego do przeksztalcenia czestotliwosci 33.5 MHz 2-giego stopnia p. cz., wykorzystano odmienna koncepcje, stosujac filtr SAW (z akustyczna fala powierzchniowa) z 2-gim zboczem Nyquista przy 33.9 MHz (patrz wykres [a]). Przelaczanie czestotliwosci odniesienia wizji z 38.9 MHz do 33.9 MHz wykonywane jest wewnetrznie w TDA 884x poprzez szyne I2C. Jednoczesnie przelaczalny filtr fonii SAW L9456M (patrz wykres [b]) stosowany jest do przelaczania czestotliwosci akustycznej p. cz. AM 32.4 MHz (dla pasm L 3 i 4) na czestotliwosc p.cz. 40.4 MHz dla pasma 1 L' demodulacji fonii. Niniejsza koncepcja bloku odbioru róznicowego p. cz. moze zostac uzyta do wszystkich standardów wymaganych w Europie i Azji (Pal / Secam - BGHILL' DKK') w róznych kombinacjach. Do optymalizacji wedlug róznych standardów stosuje sie rózne filtry SAW (patrz pozycja [c] Wykazu Odwolan). Aby blok odbioru róznicowego p.cz. spelnial wymagania EMC (kompatybilnosci elektromagnetycznej), zaprojektowano dodatkowe pulapki 32.4 MHz (dla normy BGDKK') i 40.4 MHz (pulapka N-1 dla normy BGHILL'), wymienione w wykazie dla róznych standardów. Ekranowanie metaliczne zostanie dolaczone celem spelnienia wymagan EMC, ale zostanie ono wprowadzone dopiero po przeprowadzeniu biezacych prób. Blok ma takze byc dopasowany do tunera CTT 5045. Sygnal p. cz. z tunera bedzie, przed wejsciem na filtr SAW i na uklad TDA 884x, prowadzony przez niezbedne pulapki i przez wzmacniacz p. cz.
Strona 3/5
Data Wydanie
16/09/99 00 SLH-LHW
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
KONCEPCJA BLOKU ODBIORU RÓZNICOWEGO DLA WIELU NORM
FILTR SAW Z ODBIOREM RÓZNICOWYM- G1967M
Zbocze Nyquista
FILTR SAW FONII AM - L9456M
CH2
CH1
Strona 4/5
Data Wydanie
16/09/99 00 SLH-LHW
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
(c)
WYKAZ ODWOLAN TX807
EUROPA
STANDARD STV8225 1120 PAL/SECAMBGHILL' PAL/SECAMBGDKK' PAL-BG PAL-I Y N N N FILTR SAW WIDEO (Q130) G 1967M (10247670) K 2967M (20873090) G 1961M (10439020) J 1952M (20232080) AM SD (Q120) L 9456M (20489330) PULAPKA CZEST. LI61 40.4 MHz 32.4 MHz N N PULAPKI CERAMICZNE QI33 QI34 5.5/5.74 5.5/5.74 5.5/5.74 6.0 6.5 6.0 FILTRY CERAMICZNE QI31 5.5 5.5 5.5 QI32 6.0 6.5 6.0 Optymaliz. do stand. L Optymaliz. do stand. BG Uwagi
AZJA
STANDARD STV8225 1120 PAL-DKI N FILTR SAW WIDEO (Q130) K 2958m (20633970) AM SD (Q120) PULAPKA CZEST. LI61 N PULAPKI CERAMICZNE QI33 QI34 6.5 6.0 FILTRY CERAMICZNE QI31 6.5 QI32 6.0 p.cz.: 38.0 MHz Uwagi
Strona 5/5
Data Wydanie
16/09/99 00 SLH-LHW
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.5.2 Dane technologiczne · Punkty dostrajania LI61 : pulapka 32.4 MHz (dla standardu BG/DKK') pulapka 40.4 MHz (dla standardu BGHILL')
· Dostrojenie RF (w. cz.) ARW Doatrojenia w. cz. ARW dokonuje sie poprzez szyne I2C. W tej konstrukcji nie jest wymagany zaden potencjometr. · Dostrojenie do czestotliwosci wzorcowej (38.9 MHz) Czestotliwosc wzorcowa (38.9 MHz) zostaje dostrojona poprzez szyne I2C. LI30 jest wstepnie dostrojony tak, aby byc dopasowany do ukladu scalonego TDA 884x. · Dostrojenie czestotliwosci wzorcowej Secam L' (33.9 MHz) Czestotliwosc wzorcowa (33.9 MHz) jest takze dostrajana poprzez szyne I2C. Eliminuje to koniecznosc zewnetrznego ukladu przelaczajacego i trudnego dostrajania kondensatora dostrojczego (trymera). 2.5.3 Specyfikacja docelowa Spelniac wymagania Zielonej Ksiegi firmy Thomson i pomiary FTZ / CE. 2.5.4 Wykaz kluczowych podzespolów Uklady scalone : TDA 884x STV 8225 G 1967M L 9456M K 2967M G 1961M J 1952M K 2958M (dla standardu BG/I/LL') (dla standardu BG/I/LL') (dla standardu BG/DKK') (dla standardu BG) (dla standardu I) (dla standardu DKI)
Filtry SAW
:
Tranzystor Inne
: :
MMBTH10LT1 (Motorola) Cewki rezonansowe Ceramiczny filtr sygn. akustycznego Ceramiczna pulapka sygn. akustycznego
LI30, LI61 QI31, QI32 QI33, QI34
Strona 1/9
Data Wydanie
1116/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.6 SPECYFIKACJA FUNKCJONALNA WYROBU
TX807
MIKROPROCESOR
WYDANIE 1.0 15 STYCZEN 1997
Strona 2/9
Data Wydanie
1116/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
SPIS TRESCI
2.6.1.0 2.6.2.0 2.6.3.0 2.6.4.0
WPROWADZENIE ROZKLAD WYPROWADZEN MIKROPROCESORA OPIS WYPROWADZEN MIKROPROCESORA SPECYFIKACJA ELEKTRYCZNA
Strona 3/9
Data Wydanie
1116/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.6.1.0
WPROWADZENIE
Mikroprocesorem (MCU) zastosowanym do TX807 jest TMP47C1237/1637 firmy Toshiba. Jest to 4-bitowy mikrokontroler, o nastepujacych wlasciwosciach : · 4-bitowy kontroler jednostrukturowy · ROM : 12K x 8 bitów (47C1237) lub 16K x 8 bitów (47C1267) · RAM : 512 x 4 bity · Czas wykonania instrukcji : 1.3 us (przy 6 MHz) · 105 instrukcji podstawowych · Zagniezdzanie podprogramów : maksimum 15 poziomów · Zródla przerwan (2 zewnetrzne i 4 wewnetrzne) · Port we/wy (32 wyprowadzenia) · Dwa 12-bitowe regulatory czasowe / liczniki · Zegar alarmowy / budzik · Interfejs szeregowy z buforem 8-bitowym · 128 znakowy uklad bezposredniego wyswietlania OSD z funkcja przykrawedziowa i wygladzania · Wyjscie PWM (modulacji szerokosci impulsu) przetwornika C/A · rozdzielczosc 14 bitów · rozdzielczosc 7 bitów 1 kanal 7 kanalów
· Wejscie (4 kanaly) 4-bitowego przetwornika A/C (komparatora) · Zdalnie sterowany detektor impulsów · Wyjscia wysokopradowe (nominalnie 20 mA x 4 bity)
Strona 4/9
Data Wydanie
1116/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.6.2.0
ROZKLAD WYPROWADZEN MIKROPROCESORA
TMP47C1237 (12K) / TMP47C1637 (16K)
Wypro w. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42
Typ PP PP PP PP PP PP PP PP OD OD OD OD IN IN IN IN OD OD OD OD SYS SYS OSD OSD OSD IN IN SYS SYS SYS SYS SYS SYS SYS OD OD OD OD OD OD OD SYS
Nazwa R40 (PWM0) R41 (PWM1) R42 (PWM2) R43 (PWM3) R50 (PWM4) R51 (PWM5) R52 (PWM6) R53 (PWM7) R70 (PULSE) R71 (WTO) R72 (XTIN) R73 (XTOUT) K00 (CIN0) K01 (CIN1) K02 (CIN2) K03 (CIN3) R60 (20mA OD) R61 (20mA OD) R62 (20mA OD) R63 (20mA OD) Vss OSD R OSD G (RA0) OSD B (RA1) OSD Y (BL) HD (KC0) VD (KC1) OSC1 OSC2 TEST XIN XOUT RESET HOLD (KE0) R80 (INT2) R81 (T2) R82 (INT1) R83 (T1) R90 (SI) R91 (SO) R92 (SCK) Vdd
We / Wy OUT OUT OUT OUT OUT OUT OUT OUT OUT OUT OUT OUT IN IN IN IN OUT OUT OUT OUT
Konf. We/Wy R40 (PWM0) R41 R42 R43 R50 R51 R52 R53 (PWM7) R70 R71 R72 R73 K00 K01 K02 (CIN2) K03 (CIN3) R60 R61 R62 R63 Vss OSD R OSD G OSD B OSD (BL) HD VD OSC1 OSC2 TEST XIN XOUT RESET HOLD R80 (INT2) R81 R82 (INT1) R83 R90 R91 R92 Vdd
Oznaczenie VT BURST NORM_SW LED_DRV WRITE_EN MUTE SOUND_SW LOGIC_CTRL R0 R1 R2 R3 C0 C1 SLOW_SW FAULT BI BIII BU STANDBY VSS RED GREEN BLUE OSD_FB H_SYN V_SYN OSC1 OSC2 TEST XIN XOUT RESET HOLD IR_PPM SDA_E POWER_INT OSD_W SCL_E SDA SCL VDD
Funkcja Wyjscie regulacji napiecia strojenia Wyjscie regulacji trybu burst SMPS Wyjscie regulacji wyboru p. cz. (IF) Wyjscie sterujace wskaznikiem DEL Wyjscie regul. zezwolenia zapisu EEPROM Wyjscie regulacji Szybkie wylaczenie Wyjscie regulacji wyboru p.cz. Wyjscie logiczne regulacji STV8225 Klawiatura Wiersz 0 Klawiatura Wiersz 1 Klawiatura Wiersz 2 Klawiatura Wiersz 3 Klawiatura Kolumna 0 Klawiatura Kolumna 1 Wejscie odczytu wypr. 8 AV1 Scart Wejscie statusu stanu blad Wyjscie regulacji tunera Pasmo I Wyjscie regulacji tunera Pasmo III Wyjscie regulacji tunera Pasmo U Wyjscie regulacji stanu gotowosci Masa Wyjscie sygn. czerwonego OSD Wyjscie sygn. zielonego OSD Wyjscie sygn. niebieskiego OSD Wyjscie szybkiego wygaszania OSD Wejscie synchro poz (H) Wejscie synchro pion (V) Generator OSD Generator OSD Wejscie testowe (zawsze w 0 logicznym) Generator mikroproc. (6MHz) Generator mikroproc. (6MHz) Wejscie resetujace (czynne w stanie niskim) Wejscie zadania podtrzymania / puszczenia Wejscie zdalnego sterowania PPM Dane szyny IIC dla EEPROMu Wejscie wykrycia przerwy zasilania Wejscie detekc. synchro pion dla zapisu OSD Zegar szyny IIC dla EEPROMu Dane szyny IIC Zegar szyny IIC Wejscie zasilania +5V
OUT OUT OUT OUT IN IN
IN IN OUT IN IN IN I/O IN IN OUT I/O OUT
Strona 5/9
Data Wydanie
1116/09/99 SSD1 CHIASY
TV PRODUCT DEVELOPMENT LABORATORIES
Opracowal
2.6.3.0
OPIS WYPROWADZEN MIKROPROCESORA
WYPROWADZENIE 1 : VT (VOLTAGE TUNING- NAPIECIE STROJENIA) 14-bitowe wyjscie PWM (z modulacja szerokosci impulsu) do podawania impulsów przelaczajacych do wytwarzania napiecia strojenia tunera. Ciag generowanych impulsów sluzy do przelaczenia tranzystora z kolektorem podciaganym do +33 V. Wyjscie kolektorowe przechodzi nastepnie przez szereg filtrów dolnoprzepustowych, aby wytworzyc pozadane napiecie VT dla tunera. WYPROWADZENIE 2 : BURST Wyjsciowy sygnal przeciwsobny dla bloku zasilania. WYPROWADZENIE 3 : NORM SW (NORM SWITCH- PRZELACZNIK STANDARDU) Wyjsciowy sygnal przeciwsobny do przelaczania bloku p.cz. (IF) przy wyborze róznych standardów. (A) BG / DKK' - Do przelaczania pulapki p. cz. (32.4 MHz) - BG= ,,Wl=On", t.zn. logiczny stan wysoki