Text preview for : j630tcf.pdf part of some brands - algumas marcas some schematic motherboards notebooks downloaded from www.freeservicemanuals.net. alguns esquemas placa-mae e notebook baixados de www.freeservicemanuals.net.
Back to : Notebook_MB schematic.par | Home
J630TCF
0
support Tualatin
ULTRA ATA 100
68 6 '5
0
0
/
6 8
0
:8 @
0 '11 1
0 0 8 A
3 6 6 6 3 6
3
13 4 6
6 6 16 / 6 3 1 6 3 / '15 5 4 5 1'45
5
5
'1 5 '
5 ' 1/5
1/
5 75 4/ 4
4 4' 4'5 6 :/ 5 5
5
5
'1 5 '
5 ' 1/5
1/ : 8 / ' : 06 0 6 88 / 3 6 8 6 8 48 4 4 3 6 9 6 9 / /8 8 : 8 : 8 : 8 8 : 3 6 9 8 8 8 4 4 6 / / /8 6 8 '6 8 0 0 6 28 6 A 6
>
3 6 8
6 4 48 6 9 3 3 / /8 1 1 8 : 8 8 : 8 : : 8 8 6 9 3 8 :
6 4 48 / 16 8 76 8 6 0 08 2 2 3 6 A A8
0
06
6 3
'4
'5
'0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0 '0
6 @:
0>60 0>60 0>' 5;< 5;< 5;< 5;< '15 5 5 1'45
5
5
5 1
;<=
1
;<=
'1 5 '
5 ' 1/5
1/
2 2 :
2 2
1 19 4:
4 4 4
5 1/ 1/5 5 5 '5
5 75 '5;< '5;< '5;< '5 4
5 4
5 5 '5 5 75;8< 75;< 75;< 75;< 75;< 5;< 5;< 5;9< 5;:< 5;3< 5;< 5;6< 5;8< 5;< 5;< 5;< 5;< 5;9< 5;:< 5;3< 5;< 5;6< 5;8< 5;< 5;< 5;< 5;< 5;9< 5;:< 5;3< 5;< 5;6< 5;8< 5;<
3 1/ 3 3 1/ 41/5 / 41/5 5 9 5 45 6 45 '5 28 '5
5 6: 3
5 75 / 9 75 '5 /: '5 '5 4 '5 '5 4 '5 '5 4
5 4
5 5 '5 5 '5 4
5 4
5 5 '5 5 4758 475 475 475 475 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 1 16 3 13 48 13 19 4: 4 /: 8 A8 / 8
A 3 16 /8 13 6 / 4 19 4 16 9 4: 4 /:
PPGA 370
VID3 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
VID2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
VID1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
VID0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
VCC_CORE 1.30 1.35 1.40 1.45 1.50 1.55 1.60 1.65 1.70 1.75 1.80 1.85 1.90 1.95 2.00 2.05
;<
;<
5 75 /
' '5
5
0>'
0
;< 0
;< 0
;< 0
;< 03 0 06 08 0 0 0 0
1 11 11
3 13 16 / / 0 /8 :
0
0
0
0
0
0
0
0
/
6 36>? 6 6>? 8 0
0 0 78 3
11 11 +
1 68 /
1 4@'@ 8 @'@
0 0 86 /
6 3 6 3 9 3 9 6 3 6 3 8 6 : 9 9 3 6 6 /
:
1 4 8 8 48 1 7 8 7 ' ' 8
>
0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0> 0>
66 6 3/ / 7 98 63 3/ 06 : 1 1
4 48 9 6 3 8 / /8 / 1 1 1 6 9 9
6
3 1 6 3 7 76 73 ' '3 6 3 08 2 3 '6 2
7 3
MENDOCINO PPGA
15 0
6
15 0
6 0
69 / 0
6 /
|LINK |2.SCH |3.SCH |4.SCH |5.SCH |6.SCH |7.SCH |8.SCH |9.SCH |10.SCH |11.SCH |12.SCH |13.SCH |14.SCH |15.SCH |16.SCH |17.SCH |18.SCH |19.SCH |20.SCH |21.SCH |22.SCH |23.SCH |24.SCH |25.SCH |26.SCH
5 5 5 5 569 56: 563 56 566 568 56 56 56 56 589 58: 583 58 586 588 58 58 58 58 59 5: 53 5 56 58 5 5 5 5 59 5: 53 5 56 58 5 5 5 5 59 5: 53 5 56 58 5 5 5 5 59 5: 53 5 56 58 5 5 5 5
06 6@?
0
69 36? 1.2V 4
/ 8 ' / 0 : '1=5
45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 458 458 458 458 4588 4586 458 4583 458: 4589 456 456 456 456 4568 4566 456 4563 456: 4569 45 45 45 45
1160 8 88
45;< 45;< 475;8<
45;< 45;< 475;8<
For Cu-256 PU_cmos=150 Ohm
0>' 5 5 1'45
5
5
'1 5 '
5 ' 1/5 3 : 8 9 83 6 83 83 83 83 83 83
75 4/ 4
4 4' 4'5 9 9 : 6 8 6 6 / 6 / : 0>'
0>'
0>'
83
19
9 ) 6 : : :8 :: 3 :9
:
6@?
6: 6?
For Future Compatibility Upgrate 1 '11 8 ? ?
0>'
0>'
)
8
3
%!&# '%(# !#,
@ FOR FSB=133MHZ Lmax=4.5 inches
)*#!)*"#$ !"#$ '-##! .
#+
Vtt>50mil
0 0 0 0 0 75 '5 5 '5 96 5 '5 75 '5 5 '5 5 '5 6 3 6 3
0 8 8 : 8 : 3 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8'
0
6@: 8'
98
9
6@: 8'
0 0 0 '5 41/5 475 5 '5 45 4
5 4
5 6 3 6 3 9 8 : 8 :
45 45 458 45 45 453 45 45
8 : 8 :
0
0
0
0
0
0
8
:
8
8
8
'5 41/5 36 5 '5 45 4
5 4
5 0
6@: 8' 6@: 8'
8:
458 45 45 45 45 459 456 45
6
8 : 8 :
0
0
0
0
0
0
3
38
6
68
6
6
0
0
0
0
9
3
5
5
475 453 458 5 475 475
5 4758
6 3 6 3
: :
8 8 : 8 :
0 6@: 8' 45 459 45 456 458 458 45 45: 8 : 8 : 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8' 8 : 6 3 6@: 8' 6:
0
0
0
0
0
6@: 8'
33
39
:
:6
:3
0
0
0
0
0
8
89
3
3
45 45 45 459 45 45: 45 458 459 456 45 45 45: 456 456 45 6 453 45 458 45 45 453 45 45
8 : 8 : 8 : 8 :
6 3 6 3 6 3 6 3
0
0
0
0
0
6@: 8' 6@: 8' 459 453 45 45: 458 453 4588 4586
3
3
0
0
0
0
8 6@: 8'
8 : 8 :
6
6
:
:
6@: 8' 8 : 8 : 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8' 6@: 8' 6 3 6 3 6@: 8'
0
0
4583 458 4589 456 4569 458: 456 458
6
0
0
0
0
8 : 8 :
83
88 83
3 83
3 83
'5
458 456 45 45 '5 45: 45 459
8 : 8 :
4568 45 4563 4566 45 456: 456 458
0
0
0
0
8 : 8 :
83
66 83
: 83
: 83
9 456 45 456 45
0
0
0
0
45;< 45;< 475;8<
45;< 45;< 475;8<
459 45: 45 45 453 45: 456 45
:
69 83
83
8 83
3 83
8 : 8 :
SCOKET 370 RT
0
0
0
0
9
6
3
9
6
NOTE: GTL+ TERMINATION RESISTORS ONLY FOR MENDOCINO PPGA PROCESSOR.
0
0
0
0
:
63 =
9 =
3:
%!&# '%(# !#,
1B
'
''
)*#!)*"#$ !"#$ '-##! .
#+
0 0 0 0 8>? 1.2V 8 6? 9 8>E 1.2V 9 6?
1 9 6 '5 6 )@:6
CLOSE TO SIS630E
;< '5;< '5;< '5 1,2· ;8< 7;3< ;< '5;< '5;< ;8< 7;3< 39 3 3 3 3
8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 6 6 68 66 6 63 6: 69
6 )
3 ) 0'' 9 9 9
: 08 9 3 6 6 3 8 : 6 6 : : 8 4
9 : 49 :
: :
3 3 4 9 3 : 9 : 9 3 9 3 9 3 6
4
4 9
9 9 : 4: 3 43 3
0''7
1 0
3: : 1/ 41/5 5 45 '5
5 75 '5 '5 '5 1/ 41/5 5 45 '5
5 75 '5 '5 '5 '5 4
5 4
5 5 '5 5 4758 475 475 475 475 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45
0
1 0''
8 8
0
1 0''7
69 6: 63 6 66 68 6 6 6 6 89 8: 83 8 86 88 8 8 8 8 9 : 3 6 8 9 : 3 6 8 9 : 3 6 8 9 : 3 6 8
: 3 8 8 03 0 3 0: 06 : 09 : : 6 9 9 3 /6 : 3 /3 / 9 1 6 /9 6 8 /: 13 19 6 1: 6 : 9 3 8 3 3 : : 6
1/ 41/5 5 45 '5
5 75 '5;< '5;< '5;< '5 4
5 4
5 5 '5 5 475;8< 475;< 475;< 475;< 475;< 45;< 45;< 45;9< 45;:< 45;3< 45;< 45;6< 45;8< 45;< 45;< 45;< 45;< 45;9< 45;:< 45;3< 45;< 45;6< 45;8< 45;< 45;< 45;< 45;< 45;9< 45;:< 45;3< 45;< 45;6< 45;8< 45;< 9 0
'5;6< '5;8< '5;< '5;< '5;< '5;< '5;6< '5;8< '5;< '5;< '5;< '5;< ;8< ;< ;< ;< ;< ;9< ;:< ;3< ;< ;6< ;8< ;< ;< ;< ;< 7;3< 7;< 7;6< 7;8< 7;< 7;< 7;< 7;<
8 48
8 8 3 : 6 9 6
9
:
3 4: 43 3
4 6
6 46 6 8 9 3 4 8 :
' ' ' '
' ' ' '
6 3
8
8 :
'5 '5 '5 '5
28 ' ' ' ' 8 9 : 3 6 8 73 7 76 78 7 7 7 7 7 73 7 7 7 76 7 78 8 28 6 3 96 9 98 83 28 6 3 86 28 6 3 8: 28 6 3 6 3 6 3 9 28 8 : 8 : 8 : 8 : 8 : 8 : '5 '5 '5 '5 8 9 : 3 6 8 7 73 7 7 7 76 7 78
MEMORY
4
5 4
5 5 '5 5
630-1
HOST
45 45 45 45 4569 456: 4563 456 4566 4568 456 456 456 456 4589 458: 4583 458 4586 4588 458 458 458 458 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 45 45 45 459 45: 453 45 456 458 45 45 45 45 9 8 8 8 6 6 8 6 6 6 3 : 3 3 9 : 3 : 9 : 48 3 9 3 6 9
6 :
6
: 46
3
9 4 /8 16 43 49 4:
89 28 6 : 6 9 5 ''5 ''5 5 ''5 ''5 '1/ 3 3 3 :
5 ''5 ''5 '1/
'1/
/
/
/
0
: '0 8: 6= @ '0 45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 45 45 45 45 458 456 45 453 45: 459 458 458 458 458 4588 4586 458 4583 458: 4589 456 456 456 456 4568 4566 456 4563 456: 4569 45 45 45 45 ) 6 ) 6 ) + 0 +
0 8 3 ) + : ) 9 ) 0
45;< 45;< 475;8< %!&# '%(# !#,
45;< 45;< 475;8<
@C4'=D
)*#!)*"#$ !"#$ '-##! .
#+
86 ;< ;< ) 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 46 3 3 6 6 6 6 6 8 8 8 8 9 9 9
0 9 : 3 6 8 9 : 3 6 8 9 : 3 6 8 8 )
0:0
(FOR INTERNAL PLL)
+
)
';<
'5;<
';<
'5;<
6 6
8 8 8
75 75 75
75 75 75
: 3 :
75;< 75;< 75;<
4
7;<
7 1
5;<
5;<
/5;<
';<
';<
';<
'5;<
'5;<
:
: : 4:
9 : 9 9 49
'
'
'
'5
'5
4
7
7 1
5
5
/5
4 6
7 6
7 6 1
6
5 6
5 6
/5 6
8
5 86
5
5 86 =5;<
=5;<
5
5
5
3 3
5;<
5;<
5;<
PCI
=5 =5 =5 =5 86
5 8
5 86
5 8
5 86 5 8
5 86 5 86 ' 5 8 '5 86 8 0'15 8 1/5 : 86 1/
'5
'5
5
5
5
5 5
5 5 ' 5 '5 0'15 1/5 1/ 6
6 8 /6 6 8 8 16 8
=5;< =5;< =5;< =5;<
5
5
5
5 5
5 5 ' 5 '5 0'15 1/5
4
8 4
6
3
:
9 8
8
6
8 4
6
1/
'5
630-2
IDE
43
3
8
6 6
6
3 3
:
6
9 3
:
9
8 3
6
4
7;<
7 1
5;<
5;<
/5;<
';<
';<
';<
'5;<
'5;<
6 6 4 8 48
8
'
'
'
'5
'5
4
7
7 1
5
5
/5
4 6
7 6
7 6 1
6
5 6
5 6
/5 6
0 8 6 3 : 9 9 9 9 9 9 09 0 8 6 3 : 48 46 4 : : : : 8 6 9 / 1 9 9 9 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0
0
0
0
0
0
0
0
0
0
0
0 @ 20'' 20'' '60'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 8 6 3 : 8 6 3 : 8 6 3 : 8 6 3 : 8 6 3 : 8 6 3 : 0 0 08 06 0 03 0:
@
';<
6
8
9
:
3
6
8
6
8
9
:
3
6
8
'5;<
';<
'5;<
6 6
;6<
;6<
;6<
;6<
6 6
630-3
CHIPSET BYPASS 0:0 0:0 0:0 0:0 0:0 0
CHIPSET BYPASS 0:0
CAPACITOR 0:0 0:0 0:0 0
'
'
'
'
8 '
86 '
: 6
9 6
6
6
POWER
0
0
0
0
0
0
0:0
0:0
0:0
0:0
0:0
'
'
'
'
8 '
'
6
6
8 6
6 6
%!&#
0
0
0
9
@@C
=
= D
'%(# !#,
)*#!)*"#$ !"#$ '-##! 8 .
#+
0 0 0 0 069=3 06:= 063=6 06=8 066= 068= 06= 06= 06= 06= 089= 08:= 083=8 08=6 086= 088=3 08=
08=
08=
08=
09=
6 0:=
8 03=
0=
3 06=01/ 08=01 0=01 0=0
1 8 6 8 6 8 6 8 6 8 0 0 0 08
8
' 0 4' 0' 4' 0' 69 6: 46 6 8
8 48 8
0'
1/
4
0=01/
0=041/ 0=0
1/ 0'5
' 0 4' 0' '' '
1/
630-4
VGA/DFP
:
0'
1/
04'=0 00'=0 1/=09 =0: 03 0 06 08 0 0 0 0 09 0: 03 0 06 08 0 0 0 0 09 0: 03 0 06 08 0 0 0 0 073 07 076 078 07 07 07 07
6 06 8 6 6 8 6 8 6 8 6 6 8 8 0 8
1/0 1/0 0
4 4
1/0 1/0 0
@8 PLACE THESE CIRCUITS CLOSE TO SiS 630 0 0 ' 8? 99 3 ) + 8 @:6 18 8 ) + 9 + 0 1/0 3 : ) 1 + : ) + 0 1/0 36 8 ) 1 + ) 0
3 )
)
38
%!&# '%(# !#,
@8C0
= D
)*#!)*"#$ !"#$ '-##! 6 .
#+
3 @6 ' '5
1 2'
5 5
5 45 / /1/ 1/ /1/5
6 8 6 : 8 ' '5
1 2'
5 5
5 45 /=
/1/=
=
1/=
/1/5=
8 1 1 1 1 / 18 / 6 1 1 : : : 9 9 9 /8 1 1 1 1 175 15 '
7
'
5
5
5
5 5 ' 1/5 '1 5 '1/ ' '15
1;<
1;<
'5 9
1 9 2'
5 9 5
8 5
ACPI
175 15 '
7
'
5
5
5
5 5 ' 1/5 '1 5 '1/ '
6='15
175 15 '
7
'
5
5
5
5 5 ' 1/5 '1 5 '1/ 3: ' 3:
/ /1/ 1/ 9 /1/5
KBC
= ' '/ 5 5 175
8
6
:= 1=5 20''
B
@ B @ 2
: 3 6 6 9 6 1 20''
B
@ B @ 8: /?
B :
@ : B : @ : 1 :
8 88
3 3
5 5
86
'
'
: : 3 3 3 3 9
= 75=5
=
5=5
=175=5
8
6
3='
630-5
AC '97
LAN
9
' /
' / '
'
' ' >'5
>1/
/ 9 : 8 :
' / >'
;< >'
;< >' >' >'5 >
>1/
'
'
' ' >'5
>1/
'64
=1/6
6 6
M14
422 422
2>/ 9 /
2>/ /
/ 4 4 4 6
2/ / / '/4
'/4
RTC M13
0 0'' 20
USB M12
02
02 '0 '0 20
LPC PULL-HIGH PLACE NEAR TO SPUER I/O 0 8 G 6 3 45 6 3
3:/ 8
0@ 0B 0@ 0B 0@ 0B 0@ 0B 08@ 08B 1/8:
46
4
8
6 8 6
0@ 0B 0@ 0B 0@ 0B 0@ 0B 08@ 08B 1/8:
0@ 3 0B 3 0@ 3 0B 3 0@ 3 0B 3 0@ 3 0B 3 08@ 08B 1/8: :
48
8
8
/9
19
'0
0 9
0 6 )
0 : )
G 0 0 68 83F
0>2 ) : ) 9 @:6 '0 0>2 9 '0 ) 83 20'' ':0 :9 @:6 ) 99 ) )
1 1 1 1
8 :
)
'1/ ' '
7 175
8 :
83/28
NEED NOT TO PLACE NEAR TO SiS 630 0 68
83/28 AC'97 PULL-DOWN PLACE NEAR TO AC'97 CODEC '
'
' ' :3 :: : :6 / / @/ @/
DO NOT NEED TO PLACE NEAR TO SiS 630
5 '15
66 8 3
83/ 83/
8
6 175
3 6
: 8
83/28
'
6 83/ )
83/
6
%!&# '%(# !#,
@6C'4
D
)*#!)*"#$ !"#$ '-##! .
#+
9 0>1 0>1
;< ;8< 7;3< 0>1
;< ;8< 7;3<
0>1
0>1
0>1
0>1
0>1
: 8 8 89 69 3 :8 9 8 8 63 :
: 8 8 89 69 3 :8 9 8 8 63 :
8
6
:
9
: :/
: :/
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0>1
0>1
0>1
0>1 8 6 3 : 9 8 3 8 : 6 9 3 : 9
68
6:
:8
98
0>1
0>1
0>1
0>1
3
3
96
:6
;< ;< ;< ;< ;8< ;6< ;< ;3< ;:< ;9< ;<= ;< ;< ;< ;< ;<
0>1
0>1
0>1 7 7 7 7 78 76 7 73 : 9 8 83 6 6 6 3 ''5 ''5 ''5 ''5 '5 '5 '5 '5 5 5 '1/ '1/ '1/ '1/ / / '1/ ' 6 8 86 9 3 8: 8 6 39 : : : 6 3 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< ;< ;< ;< ;< ;8< ;6< ;< ;3< ''5 ''5 '5;< '5;< '5;< '5;< 5 5 /;< /;< /;< /;< /;< /;< '1 ' ';< ';< ';<
39
69
83
: '1/ : '
addr = 1010000b
: 8 6 6 88
= =5 =5
= 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;8< 7;8< 7;8< 7;8< 7;88< 7;86< 7;8< 7;83< 7;8:< 7;89< 7;6< 7;6< 7;6< 7;6< 7;68< 7;66< 7;6< 7;63< 7;6:< 7;69< 7;< 7;< 7;< 7;<
83 8 6 3 : 9 8 8 6 3 9 6 66 6 63 6: 6 3 8 9 3 3 3 38 36 3 33 86 : :3 :: :9 9 9 9 98 6 96 93 9: 99 8 8 9 8 8 8 88 89 6 6 9 6 68 66 6 6: 69
8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 6 6 68 66 6 63 6: 69
8 6 3 : 9 8
3 8 : 6 9 3 : 9
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
;< ;< ;< ;< ;8< ;6< ;< ;3< ;:< ;9< ;<= ;< ;< ;< ;< ;<
7 7 7 7 78 76 7 73
: 9 8 83 6 6 6 3
7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< ;< ;< ;< ;< ;8< ;6< ;< ;3< ''5 ''5 '5;< '5;< '5;< '5;< 5 5 /;< /;< /;< /;< /;< /;< '1 ' ';< ';< ';<
''5 ''5 '5 '5 '5 '5 5 0>1 '1/8 '1/6 '1/ '1/3 / /
6 8 86 9 3 8: 8 6 39 : : : 6 3
:/
'1/ '
addr = 1010001b
: 8 6 6 88
= =5 =5
= 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;< 7;< 7;< 7;< 7;8< 7;6< 7;< 7;3< 7;:< 7;9< 7;8< 7;8< 7;8< 7;8< 7;88< 7;86< 7;8< 7;83< 7;8:< 7;89< 7;6< 7;6< 7;6< 7;6< 7;68< 7;66< 7;6< 7;63< 7;6:< 7;69< 7;< 7;< 7;< 7;<
83 8 6 3 : 9 8 8 6 3 9 6 66 6 63 6: 6 3 8 9 3 3 3 38 36 3 33 86 : :3 :: :9 9 9 9 98 6 96 93 9: 99 8 8 9 8 8 8 88 89 6 6 9 6 68 66 6 6: 69
8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 6 6 68 66 6 63 6: 69
0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0''
: :
8 68 8 : 3: :6 9 3 3 : 8: 6
: :
:
'5;< '5;< '1/;3< /;<
'5;< '5;< '1/;3< /;<
8 68 8 : 3: :6 9 3 3 : 8: 6
'
0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' 0'' '
%!&# '%(# !#,
E
)*#!)*"#$ !"#$ '-##! 3 .
#+
Frequency Selection 0
' ' 6 3 8 : 776 77 773 77: 6 3 8 : ' ' ' ' 36 3 33 3:
/ / / / 0
@
CLOCK SPACE > 14 mil
3/28 0>1/
482
8: / 0 8 G G 89 G 6 G 6 G 6 G 6 G 8: G G 3 6G
1 8 6 86 9 : 6 9 3 8 1/
0 0' 0' 0' 0' 0' 0' 0
CPU CLK 2.5V LEVEL
1/ 1/ 1/ '=
1/ '=
1/
1/
1/
1/8
1/6
1/
8 86 8 3 : 9 8 ' '
8 88
1/
1/
3 1/
+ )
8 : 66
3
6 3
28
1/
1/
1/ 93 1/ 1/
1/
1/
1/ 93 1/ 1/
8 8
9 13
'
'
'
'
'= 8: '
06
68 8
1/ 0'
1/ 0'
6
8>8:= 0>05 '=8:4A ' ' ' ' '8 '6 ' '3 ': '9 ' ' ' '
6 3 : : 9 8 6 3 : 8 8
0 '
83 8 8 : 3 6 6 6 3 : 8
28 '1/8 '1/6 '1/ '1/ '1/ '1/3 '1/ '1/
'
8: 1/8:
'
8: 1/8: 3
'1/;3<
83
01
9 )
)
) 88
1
'1/
'1/
86
28 8 : 3 6
# 630SDCLK-630CPUCLK<0.5NS
2
2
3 '1/ 3 '
'1/ '
8 '1/ ' 6 3 : 8 @: 8
6 G
G
1/ 66
8
6
(5 OPTIONS) 1.ICS9248-102 (ICS) 2.ICW207 (IC Works) 3.PLL52C72-31 (Phase Link) 4.W83194R-630 (Winbond) 5.RTM540-630 (Realtek) G 0
@: 8 76 3
8:4( Frequency Selection Table (FS3) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 (FS2) 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 (FS1) 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 (FS0) 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 CPU (MHz) 66.7 100 150 133 66 100 100 133 66.7 83.3 90 95 95 112 166 166 SDRAM (MHz) 100 100 100 100 133 133 150 133 66.7 83.3 90 95 126 112 111 166 REF PCI (MHz) (MHz) 14.318 33.33 33.33 14.318 14.318 33.33 14.318 33.33 33.33 14.318 14.318 33.33 33.33 14.318 14.318 33.33 14.318 33.33 33.33 14.318 14.318 33.33 14.318 33.33 14.318 33.33 14.318 33.33 33.33 14.318 14.318 33.33 NOTE: PCICLK<37.5MHz 3 G
1
1
JP2 CPU/SDRAM AUTO 66/66 66/100 100/100 100/133 133/100 133/133 1-2 3-4 5-6 7-8 OFF OFF OFF ON ON ON ON OFF OFF OFF OFF OFF ON ON OFF OFF OFF OFF ON OFF ON OFF ON OFF OFF OFF OFF OFF JP10 ON OFF OFF OFF OFF OFF OFF JP11 ON OFF OFF OFF OFF OFF OFF 0
7 63 0
6 @
0>1/
%!&# '%(# !#,
1/
C6
'D
)*#!)*"#$ !"#$ '-##! : .
#+
INT. RTC MUST CLOSE TO CHIP RTCVDD PIN
'60
88 : C B E 6 ) 88: + 66 83 79 98
C B E
0
(~2.4V) 1A8@
+
3 88: 9 / / + )@:6 )
88:
4 1-2 : CLEAR CMOS
88: 0603 8 @
D G
8 83 8 / '
9 88:
S
7: '6 @' PLACE NEAR TO SiS 630E
NOTE: Pin D and S can NOT be SWAPPED
8 /
1%!-%)* 0=
NOTE: SIS IS NOT RESPONSIBLE FOR ANY ERRORS OR OMISSIONS IN THESE SCHEMATICS. THIS IS AN EXAMPLE ONLY. %!&# '%(# !#,
)*#!)*"#$ !"#$ '-##! 9 .
#+
ALC100/ALC200/AD1881/WM9703/CS4297A/STAC9721
B0 0 18 + ) :3 ) 0 9 0 0 0 : : 5V AC97 CODEC 3 ) 3 ) 9 ) :9 ) @ 0 0 CS4297A=.22UF AD1881/WM9703/STAC9721=1U 6 63 ) 6: ) ) ) ) 6 ) : 1
>
> 1
>
>1
B60$#. ) 69 ) ) ) 1
>> 1
>>1 > >1 >
0
> 0
>1 2> 2>1 3:16 0
0 0
0 36 ) 3 ) 9 ) 9 )
186
0
6
0
0
+
6
)
6 6
3.3V AC97 CODEC
6 :
0 0
0 0
9 8 8 8 88
9
3 8 : 9
0 ' 3 3: '
'
39
@
83 8:
4
>
1/> ' '> '>
'
>1/ >
1
>
> 1
>
>1
> >1 >
0
> 0
>1 2> 2>1
)
1
>
> 1
>
>1
>'5 ' '
'
>1/
>'5 ' '
'
>1/ >
6 :
)
> >1 >
0
> 0
>1 2> 2>1 4>
TO AC97 MODEM IN > TO AC97 MODEM OUT 1
>> 1
>>1
3 6 8 8 3 6
AD1881/CS4297A/WM9703/STAC9721 DO NOT STUFF = MASTER CODEC 0 33 ' ' : 3 8: 89 8 86
' '
4 > 1
>> 1
>>1 21>
36 B60$#. 86 9 )
B60$#.
2 21>
0 0
1
1
1>1
1> 2
0'' 0'' 0'' 0''
:: :G
:6 :G
:8 :G
9
8
CS4297A DO NOT STUFF CS4297A STUFF @@:6
@
) : ) 6 8 8634( 3 864A 33 6G 98 G : @) : @83 AD1881 WM9703 10U CS4297A .01U STAC9721 .1U/10U AD1881/WM9703=STUFF CS4297A/STAC9721=DO NOT STUFF 9 ' / 9 3/ 96 899/ > @
R275 X R277 X BC182 X BC183 X C200 X BC181 X BC180 X BC179 1u BC174 102P BC173 102P PIN 39 X PIN 40 X
R275 x R277 x BC182 x BC183 x C200 105P 6 BC181 x BC180 1u BC179 1u BC174 102P BC173 102P PIN 39 x Pin 40 x 38 3 3G 3G : 39 : @ ) )
3 8 8
3
::
%!&# '%(# !#, H93 )*#!)*"#$ !"#$
1U
1U
X
X
X
270P
X
1000P
820P
270P
270P
1000P
820P
#+ '-##! .
0 FOR CS4297A STUFF 8 @:/ 6 > 3 83/ 89 /
8 482@68**@ '
: / 8 482@**@ ' 0 16 @ 1
>
> 8 83/ 1: 1
>
>1 83 83/ 83 1
: B60$#. / 13 8 : 3 8
>1
9 83/ 6 /
8 :
8 / 8
>
8 @@/ @ 1
>> 1> 3 @@/ @@/ @ 8 @ 8 @@:6 @@/ 8 6@
'
0
'4 : 3 6 6 @ @ 6 6 6
16 1
@4 @4
1 11 9 83 : 83
1
>>1
1>1
68
1
18::@6
8 8: 89 83/ / 9 @ 8 8 482@68**@ ' : @ 0 0 @ 9 '
@83
0
>
0
>1 6 83/
6 / 8 @
'
G#@-I
2> 6 83/ 8 @
6 / 6 8 482@68**@ '
2>1 66 83/
68 / 8 @
%!&# '%(# !#,
1
=
)*#!)*"#$ !"#$ '-##! .
#+
@8 B8
3 3 6/ 3 6/
93 9: 83G
08@ 08B
08@ 08B
83G PLACE THESE COMPONENT NEAR SiS630
AMR
0 0 B0 @0 TO SUBAUDIO SYSTEM 4>
'60 TO MODEM SYSTEM > > 8 6 3 : 9 8 6 3 : 9
>5
>= > '0 '0
>5 @0
B0
B60
'0 '0 B0
'> '5 '>
;<
'>
;<
'1/
> > 4 '0 '0 '0
601=60' '>
'B '@
'= @
>
01=0'
'
'>
;<
'>
;<
1/ 8 6 3 : 9 8 6 3 : 9 '0 4>
5 B8 @8
5
3
' >'5
' >'5
' '
:9 Critical trace '
>1/
' '
'
>1/
864A
@
%!&# '%(# !#,
=
'
)*#!)*"#$ !"#$ '-##! .
#+
0
0
0 0
0 @0
> 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69
0 B0
0 @0
> '5 '
5
5 '0 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69
0 B0
8
/
/
886
5 886
5
0
5
5
/
1/ 75 9 3 6 =5 9 3 =5
5 0'15 1/5 5 '5 =5 8
: 88
1/ 75
88 88
5 0'15
88 1/5 8 5 88 '5
@0 /
B60 B60
5;<
5;< '5;< '0 '5;<
'0
1/
75 B60C
=D ;< ;9<
;3< ;6< B0 =5;< ;<
;< ;9< B0 ;3< =5;<
5 B0 0'15
1/5 5 B0 '5 B0 =5;< ;8<
;< ;<
;:< ;3< B0 ;6< ;<
;< B60C
=D /85 B60 B60
'5 B0 '
B60
5;<
5;< B60 '0 B60C
=D '0
'0 '5 B60C
=D
5
'0 ;< B0 ;:< ;<
;8<
'1 B0 ;< ;<
;:< ;< B0 5
5
' 5 B0 ' '5
;6< B0 ;< ;<
;9< =5;< B0 ;< ;8<
;< ;< B60C
=D 785 B60 B60
'5
886 886 886 88 88
/
'
5
5
5
5
'5
5 : 8 8 : 5 5 ' 5 ' '5 6 9 =5 8 3 3/ 0 5
'5
5 5
886 8 8
:
1/ 75
1/ 75 9 3 6
88
=5 9 3
5 5 ' 5
886 886 886
=5
5 0'15 1/5 5 '5
886
=5 8
@0 /
B60 B60
5;<
5;< '5;< '0 '5;<
'0
1/
75 B60C
=D ;< ;9<
;3< ;6< B0 =5;< ;<
;< ;9< B0 ;3< =5;<
5 B0 0'15
1/5 5 B0 '5 B0 =5;< ;8<
;< ;<
;:< ;3< B0 ;6< ;<
;< B60C
=D /85 B60 B60
'5 B0 '
B60
5;<
5;< B60 '0 B60C
=D '0
'0 '5 B60C
=D
5
'0 ;< B0 ;:< ;<
;8<
'1 B0 ;< ;<
;:< ;< B0 5
5
' 5 B0 ' '5
;6< B0 ;< ;<
;9< =5;< B0 ;< ;8<
;< ;< B60C
=D 785 B60 B60
'5 '
5
5 '0
'5
5 : 8 6
5 5 886
: 5 5 ' 5 ' '5 6 9 =5 8 63 3/ 0
: 3 6 0 3/
: 3 6 0 6 3/
>
>
886 886
=5;<
=5;< ;<
;<
0 3 3
0 3 0 8 :
%!&# '%(# !#,
' ' '5 '5
6 3
8 :
5
5 5 0'15
6 3
8 :
'5 / '
6 3
83/28
3/28
83/28
E
)*#!)*"#$ !"#$ '-##! .
#+
0 0
0 @0
> 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 8 8 8 88 86 8 83 8: 89 6 6 68 66 6 63 6: 69
0 B0
/
/
86
5 86
5 0
5
5
8 / : 8
1/ 75
1/ 75 9 3 6 =5 9 3 =5
5 0'15 1/5 5 '5 =5 8
8 8
5 0'15
8 1/5 5 8 '5
@0 /
B60 B60
5;<
5;< '5;< '0 '5;<
'0
1/
75 B60C
=D ;< ;9<
;3< ;6< B0 =5;< ;<
;< ;9< B0 ;3< =5;<
5 B0 0'15
1/5 5 B0 '5 B0 =5;< ;8<
;< ;<
;:< ;3< B0 ;6< ;<
;< B60C
=D /85 B60 B60
'5 B0 '
B60
5;<
5;< B60 '0 B60C
=D '0
'0 '5 B60C
=D
5
'0 ;< B0 ;:< ;<
;8<
'1 B0 ;< ;<
;:< ;< B0 5
5
' 5 B0 ' '5
;6< B0 ;< ;<
;9< =5;< B0 ;< ;8<
;< ;< B60C
=D 785 B60 B60
'5 '
5
5 '0
'5
86
' 86
86
5
5 8 8 0
'5
5 : : 8 9 : 5 5 ' 5 ' '5 6 9 =5 8 3 3/ 0 5
'5
5 5
86 8
'5
@83/
8
5 5 ' 5
86 86 86
86
: 3 6 3 3/
0
>
86 86
=5;<
=5;< ;<
;<
0 3 3
0 3 83/
0 38
0
8 8
75 75
75 75 75
6 3
8 :
5
5
5
5
8 :
6 3
'
3/28
:/28
'5
3
83/
' 5 1/5 5 '5
6 3
8 :
%!&# '%(# !#,
3/28
E8
)*#!)*"#$ !"#$ '-##! 8 .
#+
8
;6<
;6< : 9 6 8 8 : 8 : 8 : 8 : 8 : 9 8 6
:
9
8
6 8 : 8 :
28
/
'5
6 3 9 6 3 9 6 3 9 6 3 9
6 3 6 3
:
9
6
8
0
: /
3
6
8
3 6 8
7 8
5 8
5 8
4 8
/5 8
7
8
7
5
5
4
/5
7 9 /
99 : 9: 93 : 96
: : : 6/
3 6 8
8 : 8 :
8 28
6 3 6 3
3
6
8
6 28
28 1
'
'5 1
8
'
'
'5
98 9 3:
39 33
42@ '
9 8
415
';<
'5;<
415
';<
'5;<
8 88:
8
8
;6<
;6< 0 06 9 : 3 8 : 8 : 8 : 8 : 8 : 9 8 6
:
9
8
6 63 6 3 6 3 66 8 6 6 8 6 3 6 3 6 28 28 8 : 8 : 28 6 8 : 8 :
6 83/
6 83/
'5 3 /
6 88
'5 /
7 98 7 98
0
3
6
8
3 6 8 6 3 9 6 3 9 6 3 9 6 3 9
9
:
3
/
7 8
5 8
5 8
4 8
/5 8
7
8
7
5
5
4
/5
7 /
6 89 6 8
: : : 6 6/
8
6
6
8
28
'
'
'5
:
9 3
1
'
'5
1
8
42@ '
415
';<
'5;<
88:
8 8
';<
'5;<
NOTE: SIS IS NOT RESPONSIBLE FOR ANY ERRORS OR OMISSIONS IN THESE SCHEMATICS. THIS IS AN EXAMPLE ONLY. %!&# '%(# !#,
'
)*#!)*"#$ !"#$ '-##! 6 .
#+
'60 0 '60
0
9 4
JP9 :1-2 K/B POWER-ON DSABLE :2-3 K/B POWER-ON ENABLE
6:3
'60
3 /
: / 1 1 6G 6G
'
CONNECTOR VIEW
TOP VIEW
/
/
2/
/' 8 6 ) 8 6 4 .
6 .
5 . 3 .
6 .
5 .
. . . . 4 2 1 3 6 . 5 .
/1/
/1/
2/1/
2 .
1 .
. . . . 4 2 1 3 6 . 4 . 3 . 2 . 1 . 5 .
0
9 /
/ 1 18
2
1/
1/
2 1/
3 : 9 ) '=/='
3
/
8 /
3 6G
: 6G
VGA CONNECTOR 1
6 68' 0 8 68' 0 68' 0
3 1 2
CONNECTOR TOP VIEW 19ohm@100MHz 0
8 6 0
0
/
/
6 6 6
1 18 1
3 : 9 8 6 3 3G 38 3G 36 3G
4' 0' 1/ 3 :G : :G
4' 0' 6 6
6
1/
6
36
8 36
6 36
: 3G
3 3G
33 3G
NOTE: SIS IS NOT RESPONSIBLE FOR ANY ERRORS OR OMISSIONS IN THESE SCHEMATICS. THIS IS AN EXAMPLE ONLY. %!&# '%(# !#,
/E''
)*#!)*"#$ !"#$ '-##! .
#+
@4 18 6 ) ' 4 48 46 41 41 41 0 @ B
+ )
'
0'
: / 8 ) 9 6/ 8 :
5
5
8
16 1
@ B
6 3
0@ 0B 0B 0@
0@ 0B 0B 0@
83 @: 8 8 : 6 3 0@ 0B 0@ 0B
9 :
: :
@ B @ B
6 3
69
8 :
0@ 0B 0@ 0B
0@ 0B 0@ 0B
83 @: 8
@ B B @
6 3
28 6:
8 :
0@ 0B 0B 0@
6 3
:
8 :
B @ B @
28 6 3
4 43 4:
41 41 41 '@
0 @ B
6 3 :
13 1:
@ B
6/@: 8 36 8 : 6/@: 8
@ B @ B
8 @
1 @
8 :
8 : 8 183 :6 + 9 ) / 93 ) :8 6/ '
0
' @ B 18 18 6 3 9 8 : 18 188 @ B
5
@4 9: )
5
462@ '
6 :
6 :
6 :
6 :
18:
99 83G
%!&# '%(# !#,
''
)*#!)*"#$ !"#$ '-##! 3 .
#+
PLACE NEAR THE SiS630E 0>2
:3
LAN
CONNECTOR TOP VIEW P/N:UB1112C-L1 (FONCONN) '0 L9 89 6 L10 L11 L12
o
o
L7 L5 L3
o
L1
o
UL-2
H2
88 6?
8 6? 1
1
1 1
1> 1 1 0 0
19 1
x o
H1
o o o o o o o o L6 L4 L2 L8
H3 U1 U5 U2 U6 U3 U7 U4 U8
LAN
x o
UL-1 USB
B
@
B
@ 0>2
8 86 0>2
@6? @6? 0>2 3 6 9 2B 2 2@ 2B 2 2@ 661' B @ B @ 8 6 8 : 1 1 16 18
B @
H5
1 1 13 1:
B @ 1@ RJ45 41 41 4 4 '0
x o
x ooooo o x o o o o x o x o
H6 H8
H4
H7
x o
0>2
8 6?
::
8 6?
9
8
1:
B @
B @ 1:
PLACE NEAR 630E
'0 6 36 6 36 6 36 36 + 6
1
0>2
NOTE: SIS IS NOT RESPONSIBLE FOR ANY ERRORS OR OMISSIONS IN THESE SCHEMATICS. THIS IS AN EXAMPLE ONLY. %!&# '%(# !#,
/
)*#!)*"#$ !"#$ '-##! : .
#+
/1/5
0'
0
0
0
0
0
:9 98 C 3 ;< ;< ' / ' / 93 83/ E 0 ''5 415
1 B 7 98 )
9 : 6 3 9 6 3 9 8 : 8 : 8 > 1 9 '0
9 /1/5
9: 83/
2'
5
MD62: PCI Clock PLL Enable 8 =83/ 6 MD61: SDRAM Clock DLL Enable MD60: CPU Clock DLL Enable MD[59..58]: SDRAM Clock DLL'S DRC[1..0] (Default 00) MD[57..56]: CPU Clock DLL'S DRC[1..0] (Default 00) MD[55..54]: PCI Clock DLL'S DRC[1..0] (Default 00) MD32: 0=NTSC / 1=PAL MD38: Enable INTERRUPT : =83/ 69 6: 63 6 66 68 6 3 3 3 3 3 38 =83/ =83/ =83/ =83/ =83/ =83/ =83/ =83/
''5 415
1
: 83
:: 6/
5
5 0
:3
6: )@:6 9 6/
2'
5 69 @:6
SPKR
RESET TURBO LED
1 3 5 7 9 11 13 15
2 4 6 8 10 12 14 16
POWER LED
TURBO S/W
IDELED
1 3
2 4
SMI S/W
ACPILED
1 3
2 4
PWR BTN
NOTE: SIS IS NOT RESPONSIBLE FOR ANY ERRORS OR OMISSIONS IN THESE SCHEMATICS. THIS IS AN EXAMPLE ONLY. %!&# '%(# !#,
7
'
E '
)*#!)*"#$ !"#$ '-##! 9 .
#+
B0
0
: 0 6: /
0
63 / 73 3 0
6 / 9
B0
6 /
69
0
16 4
0
0 D
: '
4' 3 6 9/ 6 G S 7 6 8 0
6 0
0
0
0
''8 '' 9: 66 3 6 8 0
6 0
0
0
0
''8 '' : 6 6 0 3 @ @6 G S D : D 6 7 1@6 1 @6/ 4 9 + 3 + 63 83 + 6 @ + 6 + + 8 6 + 0
0 86@ / 7 G S />? 8 6 + 6 83/ 7: 3 8/>? 6 1.5V 0 : 9
0 0' 9 0
2 1.2V
0 0' 02
0
18A
1
0'
15
15
1@6
8 6 0 ':0 68 @ 06 @9=@62
= 0
1.5V
0>' 6 6 @
+ 06 7 @ S 83 + G 63 6>? 6 D 8
1.8V 1=
08 0'8
3
0
0
@/
C/D
9 /
3
8 )
6 @
+
66 @
6 />?
63 @83
+
68
B/G
0
6 0
0
0
0
0
6 0
0
0
0
E/S
9 / +
0
2>/
2>/
VOUT=VREF*(1+RO/RG)
3 83 0:0 + D G 7 S 86@ / + 3 3 6 9 6
6:
8 )
/
0
06 0
8 83
+
9:
06
99 3
0:0
RT9231
HIP6021
C11 x 3 383 63 / C12 x
: 6/
10P
'60 0
@0
0
0
'60 B0
0
:6 8 6 3
3
383 8
102P
: =3/ '5 8 6 3 : 9 2 0 @0
'5
@60 B60 B60 2> 0 0
B60
B60
/ 260 B0 8 6 3 : 9
R15 x
20k
R17 0
2.2K
'5
:3 :/ 8 :: @/ @/ : 9 3 ' 3 @/ 383 :9 3 8 3
C16 105P
224P
R57 316 8 R112 270 383 R111 1k
330
0
NC
20
+
''5
''5
9
R172 470
0
R160 ik
3 2 1 %!&# 11 '%(# !#,
NC
4
)*#!)*"#$ !"#$ '-##! .
#+
RC5058+Discrete ACPI FOR SIS630 - PAGE 2
'60
'60
B0
0 S G D D 73 G S '60 @'6 66 76 @1
0' 3 9 9 + 42@'4 '60
: 8 9 3 @/ @/ G S @/ D 7: @3
/ @/ @/
3
PWR OK:POWER GOOD FROM ATX POWER
@384
'60 6 60> 88 9 : / + 2A/100mA 9 8 + : 108 B C 7 A6@' @ E '0
C/D
18
B/G
E/S
LM431 f ref + -
9 /
60> 6 @/ '60 @/ G '5 / '5 / 8 6 @384 9 @/ @98 S 79 D 7 @3
'60
0'
8 108 B
8
C @A6@ /@' 78 E 0>1 0 2A/64mA 93 @/ + 9: @/ 86 9 + + 8
+
9
@
42@'4 1-3 SHORT 2-4 SHORT 0>1 0>1 0>1
PS_ON# FROM SIS630 630CKE FROM SIS630 PIN F6
PIN D1 60>
9
9
93
0' :8 / 6 : / + 8 3 108 B E
C 7 98 ':0
+
83
0.5A
%!&# '%(# !#,
'
'
'@
)*#!)*"#$ !"#$ '-##! .
#+
3 8
: 0>1 38103
6 3 3 VCC and VCC3 Standby VOLTAGE SWITCH WHEN IN S0,S1 THIS CIRCUIT PASSES THE NORMAL POWER WHEN IN S3,S4,S5 THIS CIRCUIT PASSES THE STANDBY POWER 3 6 8 : 38103 : 8 /;< 8 : 8 38103 8 3 6 / / / / 8 : 88 3I8
28 /;< 3
'0
'0
99 :/
3 8 : : 38103
/
/
9 3
%!&# '%(# !#,
01
'
4''
)*#!)*"#$ !"#$ '-##! .
#+
W83697HF
' 42 6 '5 6 5 6 5 8 5 8
2 / 88 8 86
6
2 2 2 2 28 26 2 23 2 2 2 2 28 26 2 23 2: 29 2 2 2 2 28 26 2 23 2:
2;3<
2;3<
6
2;:<
2;:<
6
(To monitor battery voltage, this input should be connected directly to battery)
'60 0
2 99 9: 93 9 96 98 9 9 9 9 :9 :: :3 : :6 :8 : : : : 39 3: 33 3 36 38 3 3 3 3 9 : 3 6
8
83 0 6 83/ 2 0
0 930 0
B0
B0
@0
MIDI PORT 6 '
6 ' 6
' 6
' 6
6
6
2 6
2 6
' 6
' 0 83 @/ 6 3 9 6 3 9 6 3 9 8 : 8 : 8 : 8 0 5
25 5 '5 '5 5
5 ' 5 5 5 /5 5 5 45 '/4
5 8 6 3 : 9 8 6 3 : 9 8 6 3 : 0
0
0 0 0 B0
B0
@0
@60
05='
5 '
=
6= '=
6= 1
''=
3
'=
=
6
=
8
2=
2=
'=
'=
0 '
2 0' 5 5=
6 5=
6 '5=
68 2=
2=
2=
2=
28=
8 26=
6 2=
23=
3 2=
2=
2=
2=
28=
8 26=
6 2=
23=
3 2:=
8 29=
8 0 2=
8 2=
8 2=
88 2=
86 28=
8 26=
83 2=
66 23=
6 2:=
63
2
IR
2
5 5 '
'
5 '5 '5 '5
5 5 ' '
5 '5 '5 '5 '5 0 5
5 8 69 6: 63 6 66 68 6 6 6 6 89 8: 83 8 86 88 8 8 8 8 9
2 8
5 8 5 8 ' 8 '
8 5 8 '5 8 '5 8 '5 8
5 8 5 8 ' 8 '
8 5 8 '5 8 '5 8 '5 8 '5 8 5 8
5 8
Temperature Sensing
& COMB
Voltage SENSING
:934
Fan Speed Seneing & Speed Control
COMA
0
GAME PORT
6
0
25 5 '5 0 '5 5
5 ' 5 5 5 /5 5 5 45 '/4
5 1/
1/ 175 '
7 0 1 1 1 1 15 1'5 '1 ' /5 5 '1
5 3 6 8
8 6 3
Printer
;3< ;3< 8
8 6 3 : 9 8 6 3 : 9 8 6 3 : 9 8 6 3 :
0 9
0 '
8: : 93 1/ 175 '
7 1;< :
'1
5 8 5 8 /5 8 ' 8 8 '1 8
0 8: /
432@ '
FDC
: 8
9
3 6
' / 7 98
9
28
1;<
1 1 1 1
%!&# '%(# !#,
15 886
'5
:934C1
=B4=B1'4
=D
)*#!)*"#$ !"#$ '-##! .
#+
COM PORT
0 '5 5 '
5 '5 '5 '
5 6 9 : 3 8 0 8 6
36 (SOP20) B0 8 9 @0 6 : 8 3 9 ' '
' ' '
B0
IR/CIR CONNECTOR
'
'
28 8 28 8 28 28
'
'
6 3 9 8 : 6 3 9 9 8 : '
' '
0' 0
8 6 3 : 9
2
0 '5 5 '
5 '5 '5 '
5
6 9 : 3 8
9 0 8 6
36 (SOP20) B0 8 9 @0
6 : 8 3 9 ' '
' ' '
' ' ' '
' ' '
' ' '
6 3 8 : 6 3 6 3
8 : 6 3 8 : 8 :
2
2
COMA
(UARTA)
462@ '
'
' ' THE IOVSB OF PIN 8 IS FOR CIR WAKE-UP FUNCTION.
426@ '
COMB
@0
(UARTB)
0
88: 3 6 3 6
PRT PORT
8 3/28
3/28
8 3/28
3 6 : 8 8 3/28
39 3/
: 8 : 8
'5 5
5 '1
5 ;3< ;3<
6 3
8 :
: 8 3 6
28 6 3 3 8 :
28 8 6 3 6 3 : 8 :
28 5 /5 ' '1 66 : 8 : 6 3 6 3 6 3 8 :
8 6 8 3 6 : 9 3 : 9 8 6
6@
6 : @: 8 8 : : @: 8 8 : 3 : @: 8 6 3 : : @: 8
%!&# '%(# !#,
:934C1
=B4=B1'4
=D
)*#!)*"#$ !"#$ '-##! 8 .
#+
GAME & MIDI PORT CIRCUIT
0
0
3 6
6 /28 6 / 63 /
0 16
3
/
: 8
'
'
'
'
1 13 8 : 19 1 6
/
2
2
'
'
6 3
/28
: 6 3 8 6 8 9
8 :
6 3
: 8
8
6 28
6@
9 28 6 3 6 :
FLASH ROM
0 SELECT 2M-FLASH ROM, UNINSTALL R258 SELECT 4M-FLASH ROM, INSTALL R258 38 : 23 2 26 28 2 2 2 2 29 2: 23 2 26 28 2 2 2 2 9 : 8 6 3 6 3 : 9 8 =: 3 6 8 9 : 3 6 8 5 5 5 9=8 7 7 7 7 78 76 7 73 8 6 3 : 9 2 2 2 2 28 26 2 23
IOVSB CIRCUIT
RX1 @ 6 0 2;3< @6:3 2;3< '60 @6:3 83/28 6 @ OnNow or Wake_up function power RX1 OFF, D1,D2 ON: Wake_up fuction RX1 ON, D1,D2 OFF:NO Wake_up fuction
0'
6:
2:
0 2 2 2 2 28 26 2 23 8 : 8 : 33 6 3 6 3
REFERENCE TO PAGE 21
2;:<
2;:< 0
83/
83/
69 83/
0
0 68
3: 83/28
5 5 '5
%!&# '%(# !#,
:934C1
=B4=B1'4
=D
)*#!)*"#$ !"#$ '-##! 6 .
#+
Hardware Monitor circuits
Temperature Sensing Voltage Sensing
0 : / 0
930 930 63/? 9 /? @0
@0
930
/?
/
(for system)
0
/
B0
0
B0 8 / B 2 2 : 3 :/>? />?
B0
(from CPU)
+!%
PWM Circuit for FAN speed control
B0
: 6 G
8
83/ / B E 78 9 C 88:
8 83/ 8 GND 12V SEN 3/ 9 /
D 76 3 S
)
+ 42@
23
C/D
3 83/ / B E 7 9 C D : 6 G S 73 3 + )
1 B0
2
3
B/G
E/S
: 88:
83/ 6 3/ / 18 0 19 0
'' 42@
23
'60 : 88:
3 88: : 6/
: / 63 G BY EXPERIENCED
9 88: 96 ) 6 ) 3: ) 68 ) 83 ) + + 6 ) 1 42@1 1 X 2 3 GND RING 0 SB5V
8
8
+ 3
%!&# '%(# !#,
:934C1
=B4=B1'4
=D
)*#!)*"#$ !"#$ '-##! .
#+