74hct573.pdf part of Motorola 74HCT573 74hct573.pdf, OCTAL D-TYPE LATCH DIP20 MC74HCT573A text manual preview

Text preview for : 74hct573.pdf part of Motorola 74HCT573 OCTAL D-TYPE LATCH DIP20 MC74HCT573A

Back to : 74hct573.pdf | Home

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Octal 3-State Noninverting Transparent Latch with LSTTL Compatible Inputs
HighґPerformance SiliconґGate CMOS
The MC74HCT573A is identical in pinout to the LS573. This device may be used as a level converter for interfacing TTL or NMOS outputs to HighґSpeed CMOS inputs. These latches appear transparent to data (i.e., the outputs change asynchronously) when Latch Enable is high. When Latch Enable goes low, data meeting the setup and hold times becomes latched. The Output Enable input does not affect the state of the latches, but when Output Enable is high, all device outputs are forced to the highґimpedance state. Thus, data may be latched even when the outputs are not enabled. The HCT573A is identical in function to the HCT373A but has the Data Inputs on the opposite side of the package from the outputs to facilitate PC board layout. The HCT573A is the noninverting version of the HC563A. Ї Ї Ї Ї Ї Ї Output Drive Capability: 15 LSTTL Loads TTL/NMOSґCompatible Input Levels Outputs Directly Interface to CMOS, NMOS and TTL Operating Voltage Range: 4.5 to 5.5 V Low Input Current: 10 ╣A In Compliance with the Requirements Defined by JEDEC Standard No. 7A Ї Chip Complexity: 234 FETs or 58.5 Equivalent Gates -- Improved Propagation Delays -- 50% Lower Quiescent Power LOGIC DIAGRAM
D0 D1 D2 DATA INPUTS D3 D4 D5 D6 D7 LATCH ENABLE OUTPUT ENABLE 2 3 4 5 6 7 8 9 11 1 PIN 20 = VCC PIN 10 = GND 19 18 17 16 15 14 13 12 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 NONINVERTING OUTPUTS

MC74HCT573A
N SUFFIX PLASTIC PACKAGE CASE 738ґ03
1

20

20 1

DW SUFFIX SOIC PACKAGE CASE 751Dґ04 DT SUFFIX TSSOP PACKAGE CASE 948Eґ02

20 1

ORDERING INFORMATION MC74HCTXXXAN Plastic MC74HCTXXXADW SOIC MC74HCTXXXADT TSSOP

PIN ASSIGNMENT
OUTPUT ENABLE D0 D1 D2 D3 D4 D5 D6 D7 GND 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 VCC Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 LATCH ENABLE

FUNCTION TABLE
Inputs Output Enable L L L H Units ea ns Latch Enable H H L X D H L X X Output Q H L No Change Z

10/96

╘ Motorola, Inc. 1996

н ннн н нн н н н ннннннннннннннн ннннннннннннннн ннннннннннннн н н ннннннннннннннн н н ннн н н н ннннннннннннннн н н ннннннннннннннн н н ннннннннннннннн нннн ннннннннннннннн н н н ннннннннннннннн ннннннннннннн нннннннннн
Design Criteria Value 58.5 1.5 5.0 Internal Gate Count* Internal Gate Propagation Delay Internal Gate Power Dissipation Speed Power Product ╣W pJ 0.0075 * Equivalent to a twoґinput NAND gate. 1

X = Don't Care Z = High Impedance

REV 7

MC74HCT573A

ннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннн нннннннннннннннннннн н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннн нннн ннннннннннннннннннннннннннннннннн н н н н н н н ннн н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннн н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н ннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн ннннннн нннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн нннннннннннн н н н ннн н н н ннннннннннннннннннннннннннннннннн нн н н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн нннннннн нннннннннннн н н н н н н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн н нннннннннннн ннннннннннннннннннннннннннннннннн нн н ннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннн н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н ннннннннннннннннннннннн нннн н н н ннннннннннннннннннннннн н н н ннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн н н н н ннннннннннннннннннннннн ннн н н ннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннн ннннннннннннннннннннн ннннннннннннннннннн н н

нннннннн н н н н н нннннннннннннннн н н н н н нннннннннннннннннннннн н н ннн н н н н н н н ннннннннннннннннннннннн ннннннннннннннннннннннн нннннннннннннннннннннн н н н нннннннннннннннннннннн н н н ннннннннннннннннннннннн н ннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн нннннн н н ннннннннннннннннннннннн н н н ннннннннннннннннннннннн ннннннннннннннннннннннн ннннннннннннннннннннн нннннннннннннннн н ннннннннннннннннннннннн
MAXIMUM RATINGS*
Symbol VCC Vin Parameter Value Unit V V V DC Supply Voltage (Referenced to GND) DC Input Voltage (Referenced to GND) ґ 0.5 to + 7.0 ґ 0.5 to VCC + 0.5 ґ 0.5 to VCC + 0.5 ╠ 20 ╠ 25 ╠ 50 750 500 450 Vout Iin DC Output Voltage (Referenced to GND) DC Input Current, per Pin mA mA mA Iout DC Output Current, per Pin ICC PD DC Supply Current, VCC and GND Pins Power Dissipation in Still Air Plastic DIP SOIC Package TSSOP Package mW Tstg TL Storage Temperature ґ 65 to + 150 260

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this highґimpedance circuit. For proper operation, Vin and Vout should be constrained to the range GND (Vin or Vout) VCC. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or VCC). Unused outputs must be left open.

v

v

_C _C

Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP, TSSOP or SOIC Package)

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions. Derating -- Plastic DIP: ґ 10 mW/_C from 65_ to 125_C SOIC Package: ґ 7 mW/_C from 65_ to 125_C TSSOP Package: ґ6.1 mW/╟C from 65_ to 125_C For high frequency or heavy load considerations, see Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS
Symbol VCC Parameter

Min 4.5 0

Max 5.5

Unit V V

DC Supply Voltage (Referenced to GND)

Vin, Vout TA

DC Input Voltage, Output Voltage (Referenced to GND) Operating Temperature, All Package Types Input Rise and Fall Time (Figure 1)

VCC

ґ 55 0

+ 125 500

_C
ns

tr, tf

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Guaranteed Limit

Symbol S b l VIH VIL

Parameter P

Test C di i T Conditions

VCC V 4.5 5.5 4.5 5.5 4.5 5.5 4.5 4.5 5.5 4.5 5.5 5.5

ґ 55 to 25_C 2.0 2.0 0.8 0.8 4.4 5.4

v 85_C v 125_C
2.0 2.0 0.8 0.8 4.4 5.4 2.0 2.0 0.8 0.8 4.4 5.4 3.7 0.1 0.1 0.4

Unit U i V V V

Minimum HighґLevel Input Voltage

Maximum LowґLevel Input Voltage

VOH

Minimum HighґLevel Output Voltage

v Vout = 0.1 V or VCC ґ 0.1 V |Iout| v 20 ╣A Vin = VIH or VIL |Iout| v 20 ╣A
Vout = 0.1 V or VCC ґ 0.1 V |Iout| 20 ╣A Vin = VIH or VIL |Iout| 6.0 mA

v

3.98 0.1 0.1

3.84 0.1 0.1

VOL

Maximum LowґLevel Output Voltage

v Vin = VIH or VIL |Iout| v 6.0 mA
Vin = VIH or VIL |Iout| 20 ╣A

V

0.26

0.33

Iin

Maximum Input Leakage Current Maximum ThreeґState Leakage Current

Vin = VCC or GND

╠ 0.1 ╠ 0.5

╠ 1.0 ╠ 5.0

╠ 1.0 ╠ 10

╣A ╣A

IOZ

Output in HighґImpedance State Vin = VIL or VIH Vout = VCC or GND Vin = VCC or GND Iout 0 ╣A

ICC

Maximum Quiescent Supply Current (per Package)

v

5.5

4.0

40

160

╣A

ICC

Additional Quiescent Supply Current

Vin = 2.4 V, Any One Input Vin = VCC or GND, Other Inputs lout = 0 ╣A

ґ 55_C 2.9

25_C to 125_C 2.4

5.5 55

mA A

NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D).

MOTOROLA

2

HighґSpeed CMOS Logic Data DL129 -- Rev 6

ннн нн н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннн нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн н нн н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн нннннннннн нннннннннннннннннннн н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н ннн н н ннннннннннннннннннннннннннннннннн
* Used to determine the noґload dynamic power consumption: P D = C PD V CC 2 f + I CC V CC . For load considerations, see Chapter 2 of the Motorola HighґSpeed CMOS Data Book (DL129/D). NOTE: For propagation delays with loads other than 50 pF, and information on typical parametric values, see Chapter 2 of the Motorola Highґ Speed CMOS Data Book (DL129/D).

нннннннннннннннннннннннннннннн н н н н н нннн н н н н ннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннн н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн нннн ннннннннннннннннннннннннннннннннн н н н н н ннн н н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н ннн н н н н н н н н нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннннн н н н н н ннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн н н н н н н н н н н н н ннннннннннннннннннннннннннннннннн ннн н н н н н н ннннннннннннннннннннннннннннннннн н н н н нннннннннннн н н н н н ннннннннннннннннннннннннннннннннн ннннннннннннннннннннннннннннннн нннннннннннннннннннннн н
AC ELECTRICAL CHARACTERISTICS (VCC = 5.0 V ╠ 10%, CL = 50 pF, Input tr = tf = 6.0 ns)
Symbol S b l TPLZ, TPHZ tPLH, tPHL tTLH, tTHL tTZL, tTZH tPLH tPHL Cout Cin Maximum ThreeґState Output Capacitance (Output in HighґImpedance State) Maximum Input Capacitance Maximum Output Transition Time, any Output (Figures 1 and 5) Maximum Propagation Delay, Output Enable to Q (Figures 3 and 6) Maximum Propagation Delay, Output Enable to Q (Figures 3 and 6) Maximum Propagation Delay, Latch Enable to Q (Figures 2 and 5) Maximum Propagation Delay, Input D to Output Q (Figures 1 and 5) Parameter P ґ 55 to 25_C 15 10 12 28 28 30 30 Guaranteed Limit

HighґSpeed CMOS Logic Data DL129 -- Rev 6 Symbol S b l tr, tf tsu CPD tw th Maximum Input Rise and Fall Times Minimum Pulse Width, Latch Enable Minimum Hold Time, Latch Enable to Input D Minimum Setup Time, Input D to Latch Enable Power Di i i C P Dissipation Capacitance (P E bl d O i (Per Enabled Output)* )* Parameter P

TIMING REQUIREMENTS (VCC = 5.0 V ╠ 10%, CL = 50 pF, Input tr = tf = 6.0 ns)

3 Fig. Fi 1 2 4 4 ґ 55 to 25_C Min 5.0 15 10 Max 500 Guaranteed Limit Typical @ 25╟C, VCC = 5.0 V Min 5.0 19 13

v 85_C

v 85_C

Max

500

15

10

15

35

35

38

38

48

Min

5.0

22

15

MC74HCT573A

v 125_C

v 125_C

15

10

18

42

42

45

45

Max

500

MOTOROLA Unit U i Unit U i pF pF pF F ns ns ns ns ns ns ns ns ns

MC74HCT573A
SWITCHING WAVEFORMS
3.0 V tr INPUT D tPLH Q tTLH 90% 1.3 V 10% tTHL Q 1.3 V 2.7 V 1.3 V 0.3 V tPHL tPLH tPHL tf 3.0 V GND LATCH ENABLE 1.3 V GND tw

Figure 1.

Figure 2.

OUTPUT ENABLE

3.0 V 1.3 V GND tPZL tPLZ INPUT D HIGH IMPEDANCE 10% 90% VOL VOH HIGH IMPEDANCE LATCH ENABLE 1.3 V GND tSU 1.3 V GND th 3.0 V VALID 3.0 V

Q

1.3 V tPZH tPHZ

Q

1.3 V

Figure 3.

Figure 4.

TEST POINT OUTPUT DEVICE UNDER TEST D0 2

EXPANDED LOGIC DIAGRAM
D Q LE D Q LE D Q LE D Q LE D Q LE D Q LE D Q LE D Q LE 11 19 Q0

CL*

D1

3

18

Q1

D2 * Includes all probe and jig capacitance

4

17

Q2

D3

5

16

Q3

Figure 5. Test Circuit
D4 6

15

Q4

TEST POINT OUTPUT DEVICE UNDER TEST 1 k CONNECT TO VCC WHEN TESTING tPLZ AND tPZL. CONNECT TO GND WHEN TESTING tPHZ AND tPZH.

D5

7

14

Q5

D6

8

13

Q6

CL*

D7

9

12

Q7

LATCH ENABLE * Includes all probe and jig capacitance

Figure 6. Test Circuit

OUTPUT ENABLE

1

MOTOROLA

4

HighґSpeed CMOS Logic Data DL129 -- Rev 6

MC74HCT573A
OUTLINE DIMENSIONS
ґAґ
20 11

N SUFFIX PLASTIC PACKAGE CASE 738ґ03 ISSUE E
B

1

10

C

L

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. INCHES MIN MAX 1.010 1.070 0.240 0.260 0.150 0.180 0.015 0.022 0.050 BSC 0.050 0.070 0.100 BSC 0.008 0.015 0.110 0.140 0.300 BSC 0_ 15 _ 0.020 0.040 MILLIMETERS MIN MAX 25.66 27.17 6.10 6.60 3.81 4.57 0.39 0.55 1.27 BSC 1.27 1.77 2.54 BSC 0.21 0.38 2.80 3.55 7.62 BSC 0_ 15_ 0.51 1.01

ґTґ
SEATING PLANE

K M E G F D
20 PL

N J 0.25 (0.010)
M 20 PL

0.25 (0.010) T A
M

M

T B

M

DIM A B C D E F G J K L M N

ґAґ
20 11

DW SUFFIX PLASTIC SOIC PACKAGE CASE 751Dґ04 ISSUE E
10X

ґBґ
1 10

P 0.010 (0.25)
M

B

M

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.150 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION. DIM A B C D F G J K M P R MILLIMETERS MIN MAX 12.65 12.95 7.40 7.60 2.35 2.65 0.35 0.49 0.50 0.90 1.27 BSC 0.25 0.32 0.10 0.25 0_ 7_ 10.05 10.55 0.25 0.75 INCHES MIN MAX 0.499 0.510 0.292 0.299 0.093 0.104 0.014 0.019 0.020 0.035 0.050 BSC 0.010 0.012 0.004 0.009 0_ 7_ 0.395 0.415 0.010 0.029

20X

D
M

0.010 (0.25)

T A

S

B

J
S

F R X 45 _ C ґTґ
18X SEATING PLANE

G

K

M

HighґSpeed CMOS Logic Data DL129 -- Rev 6

5

MOTOROLA

MC74HCT573A
OUTLINE DIMENSIONS
DT SUFFIX PLASTIC TSSOP PACKAGE CASE 948Eґ02 ISSUE A
20X

K REF
M

0.15 (0.006) T U

S

0.10 (0.004)

T U

S

V

S

K K1 J J1

B L
PIN 1 IDENT 1 10

ґUґ

N 0.15 (0.006) T U
S

A ґVґ N F

C D 0.100 (0.004) ґTґ SEATING
PLANE

G

H

DETAIL E

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1ґ800ґ441ґ2447 or 602ґ303ґ5454 MFAX: [email protected] ґ TOUCHTONE 602ґ244ґ6609 INTERNET: http://DesignґNET.com

JAPAN: Nippon Motorola Ltd.; TatsumiґSPDґJLDC, 6F SeibuґButsuryuґCenter, 3ґ14ґ2 Tatsumi KotoґKu, Tokyo 135, Japan. 03ґ81ґ3521ґ8315 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852ґ26629298

MOTOROLA

6

мммм мммм мммм
SECTION NґN M DETAIL E

2X

L/2

20

11

0.25 (0.010)

NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE ґWґ. MILLIMETERS MIN MAX 6.40 6.60 4.30 4.50 ґґґ 1.20 0.05 0.15 0.50 0.75 0.65 BSC 0.27 0.37 0.09 0.20 0.09 0.16 0.19 0.30 0.19 0.25 6.40 BSC 0_ 8_ INCHES MIN MAX 0.252 0.260 0.169 0.177 ґґґ 0.047 0.002 0.006 0.020 0.030 0.026 BSC 0.011 0.015 0.004 0.008 0.004 0.006 0.007 0.012 0.007 0.010 0.252 BSC 0_ 8_

ґWґ

DIM A B C D F G H J J1 K K1 L M

*MC74HCT573A/D*

MC74HCT573A/D HighґSpeed CMOS Logic Data DL129 -- Rev 6