Text preview for : GIGABYTE GA-M55plus-S3G - REV 1.2.pdf part of Gigabyte GIGABYTE GA-M55plus-S3G - REV 1.2 Gigabyte GIGABYTE GA-M55plus-S3G - REV 1.2.pdf
Back to : GIGABYTE GA-M55plus-S3G - | Home
al
GA-M55plus-S3G
y ti
SHEET TITLE SHEET TITLE Revision:1.2
op n
01 COVER SHEET 26 CODEC ALC883
02 BOM & PCB MODIFY HISTORY 27 AUDIO JACK, L_OUT, F_AUDIO
de
03 BLOCK DIAGRAM 28 H/W MONITOR & FAN CONTROL
04 PROCESSOR HT INTERFACE 29 IDE1/IDE2/FDD
www.kythuatvitinh.com
05 PROCESSOR DDR2 INTERFACE 30 PWM ISL6566
31 COMA, LPT PORT
tc i
06 PROCESSOR DDR2 INTERFACE
nf
07 PROCESSOR CONTROL & DEBUG 32 DDR18V,DDRVTT,5VDAUL,VCC12, POWER
08 DIMM 1,2 33 POWER SEQUENCE
09 DIMM 3,4 34 BIOS ATX POWER CONNCTOR
no o
10 DIMM TERMINATION 35 FRONT PANEL
11 C51 CPU 36 ITE 8716GB/CX
o c
12 C51 HT 37 Marvell 88E1116
13 C51 PCI-EXPRESS 38 TI TSB43AB23 1394
14
15
C51 RGB
D e
C51 PWR/GND
yt
16 MCP51 HT BUS
17 MCP51 PCI BUS/CLOCK/RESET
18 MCP51 SATA/IDE
ab
19 MCP51 AZILIA/USB
20 MCP51 RGMII
Digitally signed by dd
21 MCP51 PWR/GND DN: cn=dd, o=dd,
ou=dd,
ig
22 PCI EXPRESS X16 SLOT
23 F_USB1/F_USB2 CONN /PCI_E x1 SLOT email=dddd@yahoo.
24 PCI 1,2,3 SLOT com, c=US GIGABYTE
Date: 2009.12.17
G
Title
25 PCI 4 SLOT BLOCK DIAGRAM
19:06:51 +07'00'
Size
Custom
Date:
Document Number
GA-M55plus-S3G
Thursday, July 06, 2006 Sheet 1 of 38
R ev
1.2
5 4 3 2 1
al
Model Name:GA-M55plus-S3G
Circuit or PCB layout change for next version
Component value change history Version:1.2
y ti
P-Code: Date Change Item Reason
D
Date Change Item Reason 2006.03.17 0.1 Gerber Out D
2006.03.22 0.1 New BOM Release. PCB:0.1
op n
2006.04.14 1.0 Gerber Out Rename to GA-M55plus-S3G
2006.04.18 1.0A D_BOM Release. PCB:1.0 LAN_USB remove 11NR6-702010-A1R Remove BIOS socket
2006.06.06 1.1 Gerber Out Modify DVI I2C PU ,74LVC08A change to SOIC
TPM no POP, Remove BIOS socket RM use plastic, F_PANEL use color
2006.06.13 1.2 Gerber Out Change VDDA25 generate method.
de
Remove Power LED dual color schematic Add AMD Validation circuit
2006.05.02 1.0B P_BOM Release. PCB:1.0 RM change to orange. PCIE x16 change to blue. 11AC1-021164-81R
www.kythuatvitinh.com
CPU fan speed. 15K-->8.2K Update new packing list BC7 for EMI
2006.05.08 1.0B ECN Release. PCB:1.0 Add VGA cap: 12PC1-V00001-01R, and Q74 2nd source.
2006.06.07 1.1A E_BOM Release. PCB:1.1 Modify DVI I2C PU ,74LVC08A change to SOIC
tc i
2006.06.12 1.2A E_BOM Release. PCB:1.2 Change VDDA25 generate method.
nf
2006.06.28 1.2A P_BOM Release. PCB:1.2 For PVT use. Add packing list.
C C
2006.07.06 1.2B P_BOM Release. PCB:1.2 Add ESD protect Diode. And combine repeat source.
no o
o c
B
D eyt
B
ab
ig
A A
G
GIGABYTE
Title
BOM & PCB MODIFY HISTORY
Size Document Number R ev
Custom 1.2
GA-M55plus-S3G
Date: Thursday, July 06, 2006 Sheet 2 of 38
5 4 3 2 1
al
BLOCK DIAGRAM
y ti
op n
DDRII SDRAM CONN 1 1L
POWER
SUPPLY VREG
de
CONNECTOR 128-BIT 200/266/333/400MHZ DDRII SDRAM CONN 2 1H
AMD K8 CPU
SOCKET AM2
DDRII SDRAM CONN 3 2L
www.kythuatvitinh.com
DDRII SDRAM CONN 4 2H
tc i
HT 16X16 1GHZ
nf
NVIDIA
C51G
no o
o c
HT 8X8 1GHZ PCI SLOT 1
PRIMARY IDE
PCI SLOT 2
ATA 133 PCI 33MHZ
SECONDARY IDE
INTEGRATED SATA
NVIDIA AZILIA RTL883 CODEC
D e
FLOPPY CONN
SATA2 CONN x4
SIO
LPC BUS 33MHZ
MCP51
USB2.0 X8 PORT
PS2/KB CONN
yt
BACK PANEL
PARALLEL CONN USB2.0 PORTS 0-1
X2/1394
SERIAL CONN 4MB FLASH USB2.0 PORTS 2-3
X2/GBIT LAN
ab
FRONT PANEL
USB2.0 PORTS 4-5
USB2.0 PORTS 6-7
ig
GIGABYTE
G
Title
BLOCK DIAGRAM
Size Document Number R ev
Custom 1.2
GA-M55plus-S3G
Date: Thursday, July 06, 2006 Sheet 3 of 38
al
CPU_VDD_RUN = VCORE
L0_CADIN_L[0..15]
CPU_VDDA_RUN = VDDA25
L0_CADIN_L[0..15] <11>
L0_CADIN_H[0..15]
L0_CADIN_H[0..15] <11>
VLDT_RUN = VCC12_HT
y ti
L0_CLKIN_L[0..1]
L0_CLKIN_H[0..1]
L0_CLKIN_L[0..1] <11> CPU_VDDIO_SUS = DDR18V
L0_CLKIN_H[0..1] <11>
L0_CADOUT_L[0..15]
L0_CADOUT_L[0..15] <11>
CPU_VTT_SUS = DDRVTT
L0_CADOUT_H[0..15]
L0_CADOUT_H[0..15] <11>
op n
L0_CLKOUT_L[0..1]
L0_CLKOUT_L[0..1] <11> VLDT_A = VCC12_HT
L0_CLKOUT_H[0..1]
L0_CLKOUT_H[0..1] <11>
VLDT_B = HT12B
de
M2CPUA
HYPERTRANSPORT
L0_CLKIN_H1 L0_CLKOUT_H1
www.kythuatvitinh.com
N6 L0_CLKIN_H(1) L0_CLKOUT_H(1) AD5
L0_CLKIN_L1 P6 AD4 L0_CLKOUT_L1
L0_CLKIN_H0 L0_CLKIN_L(1) L0_CLKOUT_L(1) L0_CLKOUT_H0
N3 L0_CLKIN_H(0) L0_CLKOUT_H(0) AD1
L0_CLKIN_L0 N2 AC1 L0_CLKOUT_L0
L0_CLKIN_L(0) L0_CLKOUT_L(0)
VCC12_HT R3 49.9/4/1 V4 Y6 1
R4 49.9/4/1 L0_CTLIN_H(1) L0_CTLOUT_H(1) TP78
G ND V5 L0_CTLIN_L(1) L0_CTLOUT_L(1) W6 1 TP79
L0_CTLIN_H0 L0_CTLOUT_H0
tc i
<11> L0_CTLIN_H0 U1 L0_CTLIN_H(0) L0_CTLOUT_H(0) W2 L0_CTLOUT_H0 <11>
L0_CTLIN_L0 V1 W3 L0_CTLOUT_L0
<11> L0_CTLIN_L0 L0_CTLIN_L(0) L0_CTLOUT_L(0) L0_CTLOUT_L0 <11>
L0_CADIN_H15 U6 Y5 L0_CADOUT_H15
nf
L0_CADIN_L15 V6 L0_CADIN_H(15) L0_CADOUT_H(15) L0_CADOUT_L15
L0_CADIN_L(15) L0_CADOUT_L(15) Y4
L0_CADIN_H14 T4 AB6 L0_CADOUT_H14
L0_CADIN_L14 T5 L0_CADIN_H(14) L0_CADOUT_H(14) L0_CADOUT_L14
L0_CADIN_L(14) L0_CADOUT_L(14) AA6
L0_CADIN_H13 R6 AB5 L0_CADOUT_H13
L0_CADIN_L13 T6 L0_CADIN_H(13) L0_CADOUT_H(13) L0_CADOUT_L13
L0_CADIN_L(13) L0_CADOUT_L(13) AB4
L0_CADIN_H12 P4 AD6 L0_CADOUT_H12
L0_CADIN_L12 P5 L0_CADIN_H(12) L0_CADOUT_H(12) L0_CADOUT_L12
L0_CADIN_L(12) L0_CADOUT_L(12) AC6
L0_CADIN_H11 M4 AF6 L0_CADOUT_H11
L0_CADIN_L11 M5 L0_CADIN_H(11) L0_CADOUT_H(11) L0_CADOUT_L11
L0_CADIN_L(11) L0_CADOUT_L(11) AE6
L0_CADIN_H10 L6 AF5 L0_CADOUT_H10
L0_CADIN_L10 M6 L0_CADIN_H(10) L0_CADOUT_H(10) L0_CADOUT_L10
L0_CADIN_L(10) L0_CADOUT_L(10) AF4
no o
L0_CADIN_H9 K4 AH6 L0_CADOUT_H9
L0_CADIN_L9 K5 L0_CADIN_H(9) L0_CADOUT_H(9) L0_CADOUT_L9
L0_CADIN_L(9) L0_CADOUT_L(9) AG6
L0_CADIN_H8 J6 AH5 L0_CADOUT_H8
L0_CADIN_L8 K6 L0_CADIN_H(8) L0_CADOUT_H(8) L0_CADOUT_L8
L0_CADIN_L(8) L0_CADOUT_L(8) AH4
L0_CADIN_H7 U3 Y1 L0_CADOUT_H7
L0_CADIN_L7 L0_CADIN_H(7) L0_CADOUT_H(7) L0_CADOUT_L7
U2 L0_CADIN_L(7) L0_CADOUT_L(7) W1
o c
L0_CADIN_H6 R1 AA2 L0_CADOUT_H6
L0_CADIN_L6 L0_CADIN_H(6) L0_CADOUT_H(6) L0_CADOUT_L6
T1 L0_CADIN_L(6) L0_CADOUT_L(6) AA3
L0_CADIN_H5 R3 AB1 L0_CADOUT_H5
L0_CADIN_L5 L0_CADIN_H(5) L0_CADOUT_H(5) L0_CADOUT_L5
R2 L0_CADIN_L(5) L0_CADOUT_L(5) AA1
L0_CADIN_H4 N1 AC2 L0_CADOUT_H4
L0_CADIN_L4 L0_CADIN_H(4) L0_CADOUT_H(4) L0_CADOUT_L4
P1 L0_CADIN_L(4) L0_CADOUT_L(4) AC3
L0_CADIN_H3 L1 AE2 L0_CADOUT_H3
L0_CADIN_L3 L0_CADIN_H(3) L0_CADOUT_H(3) L0_CADOUT_L3
M1 L0_CADIN_L(3) L0_CADOUT_L(3) AE3
L0_CADIN_H2 L3 AF1 L0_CADOUT_H2
L0_CADIN_L2 L0_CADIN_H(2) L0_CADOUT_H(2) L0_CADOUT_L2
L2 L0_CADIN_L(2) L0_CADOUT_L(2) AE1
L0_CADIN_H1 J1 AG2 L0_CADOUT_H1
D eyt
L0_CADIN_L1
L0_CADIN_H0
L0_CADIN_L0
K1
J3
J2
L0_CADIN_H(1)
L0_CADIN_L(1)
L0_CADIN_H(0)
L0_CADIN_L(0)
L0_CADOUT_H(1)
L0_CADOUT_L(1)
L0_CADOUT_H(0)
L0_CADOUT_L(0)
AG3
AH1
AG1
L0_CADOUT_L1
L0_CADOUT_H0
L0_CADOUT_L0
SOCKET_M2 M2/[12KRC-04K807-41R]
ab
ig
GIGABYTE
G
Title
CPU HYPER TRANSPORT
Size Document Number R ev
Custom 1.2
GA-M55plus-S3G
Date: Thursday, July 06, 2006 Sheet 4 of 38
al
y ti
M2CPUB M2CPUC
MEMORY INTERFACE A MEMORY INTERFACE B
DCLKA2 AG21 AE14 MDA63 DCLKB2 AJ19 AH13 MDB63
<8,10> DCLKA2 MA0_CLK_H(2) MA_DATA(63) MDA[0..63] <8,9> <8,10> DCLKB2 MB0_CLK_H(2) MB_DATA(63) MDB[0..63] <8,9>
-DCLKA2 AG20 AG14 MDA62 -DCLKB2 AK19 AL13 MDB62
op n
<8,10> -DCLKA2 MA0_CLK_L(2) MA_DATA(62) <8,10> -DCLKB2 MB0_CLK_L(2) MB_DATA(62)
DCLKA1 G19 AG16 MDA61 DCLKB1 A18 AL15 MDB61
<8,10> DCLKA1 MA0_CLK_H(1) MA_DATA(61) <8,10> DCLKB1 MB0_CLK_H(1) MB_DATA(61)
-DCLKA1 H19 AD17 MDA60 -DCLKB1 A19 AJ15 MDB60
<8,10> -DCLKA1 MA0_CLK_L(1) MA_DATA(60) <8,10> -DCLKB1 MB0_CLK_L(1) MB_DATA(60)
DCLKA0 U27 AD13 MDA59 DCLKB0 U31 AF13 MDB59
<8,10> DCLKA0 MA0_CLK_H(0) MA_DATA(59) <8,10> DCLKB0 MB0_CLK_H(0) MB_DATA(59)
-DCLKA0 U26 AE13 MDA58 -DCLKB0 U30 AG13 MDB58
<8,10> -DCLKA0 MA0_CLK_L(0) MA_DATA(58) <8,10> -DCLKB0 MB0_CLK_L(0) MB_DATA(58)
AG15 MDA57 AL14 MDB57
MA_DATA(57) MDA56 MB_DATA(57) MDB56
<8,10> -CSA1 AC25 MA0_CS_L(1) MA_DATA(56) AE16 <8,10> -CSB1 AE30 MB0_CS_L(1) MB_DATA(56) AK15
MDA55 MDB55
de
<8,10> -CSA0 AA24 MA0_CS_L(0) MA_DATA(55) AG17 <8,10> -CSB0 AC31 MB0_CS_L(0) MB_DATA(55) AL16
AE18 MDA54 AL17 MDB54
MODT_A0 AC28 MA_DATA(54) MDA53 MODT_B0 AD29 MB_DATA(54) MDB53
<8,10> MODT_A0 MA0_ODT(0) MA_DATA(53) AD21 <8,10> MODT_B0 MB0_ODT(0) MB_DATA(53) AK21
AG22 MDA52 AL21 MDB52
DCLKA5 MA_DATA(52) MDA51 DCLKB5 MB_DATA(52) MDB51
<9,10> DCLKA5 AE20 MA1_CLK_H(2) MA_DATA(51) AE17 <9,10> DCLKB5 AL19 MB1_CLK_H(2) MB_DATA(51) AH15
-DCLKA5 AE19 AF17 MDA50 -DCLKB5 AL18 AJ16 MDB50
<9,10> -DCLKA5 MA1_CLK_L(2) MA_DATA(50) <9,10> -DCLKB5 MB1_CLK_L(2) MB_DATA(50)
DCLKA4 G20 AF21 MDA49 DCLKB4 C19 AH19 MDB49
<9,10> DCLKA4 MA1_CLK_H(1) MA_DATA(49) <9,10> DCLKB4 MB1_CLK_H(1) MB_DATA(49)
-DCLKA4 MDA48 -DCLKB4 MDB48
www.kythuatvitinh.com
<9,10> -DCLKA4 G21 MA1_CLK_L(1) MA_DATA(48) AE21 <9,10> -DCLKB4 D19 MB1_CLK_L(1) MB_DATA(48) AL20
DCLKA3 V27 AF23 MDA47 DCLKB3 W29 AJ22 MDB47
<9,10> DCLKA3 MA1_CLK_H(0) MA_DATA(47) <9,10> DCLKB3 MB1_CLK_H(0) MB_DATA(47)
-DCLKA3 W27 AE23 MDA46 -DCLKB3 W28 AL22 MDB46
<9,10> -DCLKA3 MA1_CLK_L(0) MA_DATA(46) <9,10> -DCLKB3 MB1_CLK_L(0) MB_DATA(46)
AJ26 MDA45 AL24 MDB45
MA_DATA(45) MDA44 MB_DATA(45) MDB44
<9,10> -CSA3 AD27 MA1_CS_L(1) MA_DATA(44) AG26 <9,10> -CSB3 AE29 MB1_CS_L(1) MB_DATA(44) AK25
AA25 AE22 MDA43 AB31 AJ21 MDB43
<9,10> -CSA2 MA1_CS_L(0) MA_DATA(43) <9,10> -CSB2 MB1_CS_L(0) MB_DATA(43)
AG23 MDA42 AH21 MDB42
MODT_A1 AC27 MA_DATA(42) MDA41 MODT_B1 AD31 MB_DATA(42) MDB41
tc i
<9,10> MODT_A1 MA1_ODT(0) MA_DATA(41) AH25 <9,10> MODT_B1 MB1_ODT(0) MB_DATA(41) AH23
AF25 MDA40 AJ24 MDB40
MA_DATA(40) MDA39 MB_DATA(40) MDB39
MA_DATA(39) AJ28 MB_DATA(39) AL27
-SCASA AB25 AJ29 MDA38 -SCASB AC29 AK27 MDB38
<8,9,10> -SCASA <8,9,10> -SCASB
nf
-SWEA MA_CAS_L MA_DATA(38) MDA37 -SWEB MB_CAS_L MB_DATA(38) MDB37
<8,9,10> -SWEA AB27 MA_WE_L MA_DATA(37) AF29 <8,9,10> -SWEB AC30 MB_WE_L MB_DATA(37) AH31
-SRASA AA26 AE26 MDA36 -SRASB AB29 AG30 MDB36
<8,9,10> -SRASA MA_RAS_L MA_DATA(36) <8,9,10> -SRASB MB_RAS_L MB_DATA(36)
AJ27 MDA35 AL25 MDB35
SBAA2 MA_DATA(35) MDA34 SBAB2 MB_DATA(35) MDB34
<8,9,10> SBAA2 N25 MA_BANK(2) MA_DATA(34) AH27 <8,9,10> SBAB2 N31 MB_BANK(2) MB_DATA(34) AL26
SBAA1 Y27 AG29 MDA33 SBAB1 AA31 AJ30 MDB33
<8,9,10> SBAA1 MA_BANK(1) MA_DATA(33) <8,9,10> SBAB1 MB_BANK(1) MB_DATA(33)
SBAA0 AA27 AF27 MDA32 SBAB0 AA28 AJ31 MDB32
<8,9,10> SBAA0 MA_BANK(0) MA_DATA(32) <8,9,10> SBAB0 MB_BANK(0) MB_DATA(32)
E29 MDA31 E31 MDB31
CKEA1 MA_DATA(31) MDA30 CKEB1 MB_DATA(31) MDB30
<9,10> CKEA1 L27 MA_CKE(1) MA_DATA(30) E28 <9,10> CKEB1 M31 MB_CKE(1) MB_DATA(30) E30
CKEA0 M25 D27 MDA29 CKEB0 M29 B27 MDB29
<8,10> CKEA0 MA_CKE(0) MA_DATA(29) <8,10> CKEB0 MB_CKE(0) MB_DATA(29)
C27 MDA28 A27 MDB28
MAAA15 MA_DATA(28) MDA27 MAAB15 MB_DATA(28) MDB27
M27 MA_ADD(15) MA_DATA(27) G26 N28 MB_ADD(15) MB_DATA(27) F29
no o
<8,9,10> MAAA[0..15] MAAA14 N24 F27 MDA26 <8,9,10> MAAB[0..15] MAAB14 N29 F31 MDB26
MAAA13 MA_ADD(14) MA_DATA(26) MDA25 MAAB13 MB_ADD(14) MB_DATA(26) MDB25
AC26 MA_ADD(13) MA_DATA(25) C28 AE31 MB_ADD(13) MB_DATA(25) A29
MAAA12 N26 E27 MDA24 MAAB12 N30 A28 MDB24
MAAA11 MA_ADD(12) MA_DATA(24) MDA23 MAAB11 MB_ADD(12) MB_DATA(24) MDB23
P25 MA_ADD(11) MA_DATA(23) F25 P29 MB_ADD(11) MB_DATA(23) A25
MAAA10 Y25 E25 MDA22 MAAB10 AA29 A24 MDB22
MAAA9 MA_ADD(10) MA_DATA(22) MDA21 MAAB9 MB_ADD(10) MB_DATA(22) MDB21
N27 MA_ADD(9) MA_DATA(21) E23 P31 MB_ADD(9) MB_DATA(21) C22
MAAA8 R24 D23 MDA20 MAAB8 R29 D21 MDB20
MA_ADD(8) MA_DATA(20) MB_ADD(8) MB_DATA(20)
o c
MAAA7 P27 E26 MDA19 MAAB7 R28 A26 MDB19
MAAA6 MA_ADD(7) MA_DATA(19) MDA18 MAAB6 MB_ADD(7) MB_DATA(19) MDB18
R25 MA_ADD(6) MA_DATA(18) C26 R31 MB_ADD(6) MB_DATA(18) B25
MAAA5 R26 G23 MDA17 MAAB5 R30 B23 MDB17
MAAA4 MA_ADD(5) MA_DATA(17) MDA16 MAAB4 MB_ADD(5) MB_DATA(17) MDB16
R27 MA_ADD(4) MA_DATA(16) F23 T31 MB_ADD(4) MB_DATA(16) A22
MAAA3 T25 E22 MDA15 MAAB3 T29 B21 MDB15
MAAA2 MA_ADD(3) MA_DATA(15) MDA14 MAAB2 MB_ADD(3) MB_DATA(15) MDB14
U25 MA_ADD(2) MA_DATA(14) E21 U29 MB_ADD(2) MB_DATA(14) A20
MAAA1 T27 F17 MDA13 MAAB1 U28 C16 MDB13
MAAA0 MA_ADD(1) MA_DATA(13) MDA12 MAAB0 MB_ADD(1) MB_DATA(13) MDB12
W24 MA_ADD(0) MA_DATA(12) G17 AA30 MB_ADD(0) MB_DATA(12) D15
G22 MDA11 C21 MDB11
DQSA7 MA_DATA(11) MDA10 DQSB7 MB_DATA(11) MDB10
AD15 MA_DQS_H(7) MA_DATA(10) F21 AK13 MB_DQS_H(7) MB_DATA(10) A21
-DQSA7 AE15 G18 MDA9 -DQSB7 AJ13 A17 MDB9
D e DQSA6
-DQSA6
DQSA5
-DQSA5
DQSA4
-DQSA4
AG18
AG19
AG24
AG25
AG27
AG28
MA_DQS_L(7)
MA_DQS_H(6)
MA_DQS_L(6)
MA_DQS_H(5)
MA_DQS_L(5)
MA_DQS_H(4)
MA_DQS_L(4)
MA_DATA(9)
MA_DATA(8)
MA_DATA(7)
MA_DATA(6)
MA_DATA(5)
MA_DATA(4)
MA_DATA(3)
E17
G16
E15
G13
H13
H17
MDA8
MDA7
MDA6
MDA5
MDA4
MDA3
DQSB6
-DQSB6
DQSB5
-DQSB5
DQSB4
-DQSB4
AK17
AJ17
AK23
AL23
AL28
AL29
MB_DQS_L(7)
MB_DQS_H(6)
MB_DQS_L(6)
MB_DQS_H(5)
MB_DQS_L(5)
MB_DQS_H(4)
MB_DQS_L(4)
MB_DATA(9)
MB_DATA(8)
MB_DATA(7)
MB_DATA(6)
MB_DATA(5)
MB_DATA(4)
MB_DATA(3)
A16
B15
A14
E13
F13
C15
MDB8
MDB7
MDB6
MDB5
MDB4
MDB3
-DQSA[0..8] DQSA3 D29 E16 MDA2 -DQSB[0..8] DQSB3 D31 A15 MDB2
yt
-DQSA[0..8] <8,9> MA_DQS_H(3) MA_DATA(2) -DQSB[0..8] <8,9> MB_DQS_H(3) MB_DATA(2)
-DQSA3 C29 E14 MDA1 -DQSB3 C31 A13 MDB1
DQSA[0..8] DQSA2 MA_DQS_L(3) MA_DATA(1) MDA0 DQSB[0..8] DQSB2 MB_DQS_L(3) MB_DATA(1) MDB0
DQSA[0..8] <8,9> C25 MA_DQS_H(2) MA_DATA(0) G14 DQSB[0..