Text preview for : 4035.pdf part of Motorola 4035 4-bit parallel In-Out shift register
Back to : 4035.pdf | Home
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
MC14035B 4-Bit Parallel-In/Parallel-Out Shift Register
The MC14035B 4╜bit shift register is constructed with MOS P╜channel and N╜channel enhancement mode devices in a single monolithic structure. It consists of a 4╜stage clocked serial╜shift register with synchronous parallel inputs and buffered parallel outputs. The Parallel/Serial (P/S) input allows serial╜right shifting of data or synchronous parallel loading via inputs DP0 thru DP3. The True/Complement (T/C) input determines whether the outputs display the Q or Q outputs of the flip╜flop stages. J╜K logic forms the serial input to the first stage. With the J and K inputs connected together they operate as a serial "D" input. This device may be effectively used for shift╜right/shift╜left registers, parallel╜to╜serial/serial╜to╜parallel conversion, sequence generation, up/ down Johnson or ring counters, pseudo╜random code generation, frequency and phase comparators, sample and hold registers, etc . . . ╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥ ╥ 4╜Stage Clocked Serial╜Shift Operation Synchronous Parallel Loading of all Four Stages J╜K Serial Inputs on First Stage Asynchronous True/Complement Control of all Outputs Fully Static Operation Asynchronous Master Reset Data Transfer Occurs on the Positive╜Going Clock Transition No Limit on Clock Rise and Fall Times All Inputs are Buffered Supply Voltage Range = 3.0 Vdc to 18 Vdc Capable of Driving Two Low╜power TTL Loads or One Low╜power Schottky TTL Load Over the Rated Temperature Range
Parameter Value L SUFFIX CERAMIC CASE 620
P SUFFIX PLASTIC CASE 648
D SUFFIX SOIC CASE 751B
ORDERING INFORMATION
MC14XXXBCP MC14XXXBCL MC14XXXBD Plastic Ceramic SOIC
TA = ╜ 55╟ to 125╟C for all packages.
PIN ASSIGNMENT
Q0 T/C K J R C P/S VSS 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VDD Q1 Q2 Q3 DP3 DP2 DP1 DP0
ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н нннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн нннннннннннннн н ннннннннннннннннннннн нннннннннннннннннн н н ннннннннннннннннннннн нннн ннннннннннннннннннннн н н ннннннннннннннннннннн
MAXIMUM RATINGS* (Voltages Referenced to VSS)
Symbol VDD DC Supply Voltage Unit V V ╜ 0.5 to + 18.0 Vin, Vout lin, lout PD Input or Output Voltage (DC or Transient) ╜ 0.5 to VDD + 0.5 ╠ 10 500 Input or Output Current (DC or Transient), per Pin Power Dissipation, per Package Storage Temperature mA mW Tstg TL ╜ 65 to + 150 260
_C _C
Lead Temperature (8╜Second Soldering)
* Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ╜ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages: ╜ 12 mW/_C From 100_C To 125_C
TRUTH TABLE
Inputs C J 0 0 1 1 X X K 0 1 0 1 X X R 0 0 0 0 0 1 tn Output Q0 0 Q0 (n ╜ 1) Q0 (n ╜ 1) 1 Q0 (n ╜ 1) 0 X = Don't Care P/S = 0 = Serial Mode T/C = 1 = True Outputs
X
REV 3 1/94
╘MC14035B 1995 Motorola, Inc. 144
MOTOROLA CMOS LOGIC DATA
нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н ннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннн н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн нннн н ннн ннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннн нннннн нннн н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
** The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
To calculate total supply current at loads other than 50 pF:
IT(CL) = IT(50 pF) + (CL ╜ 50) Vfk where: IT is in ╣A (per package), CL in pF, V = (VDD ╜ VSS) in volts, f in kHz is input frequency, and k = 0.001.
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
Total Supply Current** (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs all buffers switching)
Quiescent Current (Per Package)
Input Capacitance (Vin = 0)
Input Current
Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)
Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)
Output Voltage Vin = VDD or 0
MOTOROLA CMOS LOGIC DATA
(VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) Vin = 0 or VDD (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Characteristic "1" Level "1" Level "0" Level Source Sink Symbol VOH VOL IOH IDD VIH IOL Cin VIL Iin IT VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 15 -- ╜ 3.0 ╜ 0.64 ╜ 1.6 ╜ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- ╜ 55_C ╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- ╜ 2.4 ╜ 0.51 ╜ 1.3 ╜ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 Min 3.5 7.0 11 IT = (1.0 ╣A/kHz) f + IDD IT = (2.0 ╣A/kHz) f + IDD IT = (3.0 ╣A/kHz) f + IDD -- -- -- -- -- -- -- -- -- -- -- ╠ 0.00001 ╜ 4.2 ╜ 0.88 ╜ 2.25 ╜ 8.8 Typ # 0.005 0.010 0.015 25_C 0.88 2.25 8.8 2.75 5.50 8.25 2.25 4.50 6.75 5.0 5.0 10 15 0 0 0 ╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- ╜ 1.7 ╜ 0.36 ╜ 0.9 ╜ 2.4 4.95 9.95 14.95 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- 125_C
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS (Vin or Vout) VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.
╠ 1.0
0.05 0.05 0.05
Max
150 300 600
1.5 3.0 4.0
--
-- -- --
-- -- -- --
-- -- --
-- -- --
MC14035B 145
mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF
нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н нннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн ннннннннннннннннннн н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
* The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
SWITCHING CHARACTERISTICS (CL = 50 pF, TA = 25_C, See Figure 1)
Clock to DP Hold Time
DP to Clock Setup Time
Clock to P/S Hold Time
P/S to Clock Setup Time
Clock to J╜K Hold Time
J╜K to Clock Setup Time
Clock Pulse Frequency
Clock Pulse Rise and Fall Time
Reset Removal Time
Reset Pulse Width
Clock Pulse Width
Output Rise and Fall Time TTLH, TTHL = (1.5 ns/pF) CL + 25 ns TTLH, TTHL = (0.75 ns/pF) CL + 12.5 ns TTLH, TTHL = (0.55 ns/pF) CL + 12.5 ns Propagation Delay Time, Clock or Reset to Q TPLH, TPHL = (1.75 ns/pF) CL + 223 ns TPLH, TPHL = (0.70 ns/pF) CL + 89 ns TPLH, TPHL = (0.53 ns/pF) CL + 67 ns
MC14035B 146
Characteristic
T/C INPUT LOW 50% RESET trem DP0 INPUT P/S INPUT J╜K INPUT CLOCK INPUT Q0 50%
Figure 1. Timing Diagram
tWH tPHL 1/fcl 50% tsu tTHL 90%
tTLH, tTHL
Symbol
tPLH, tPHL
tTLH, tTHL
trem
tWH
tWH
tsu
tsu
tsu
fcl
th
th
th
tTLH 10%
tPLH
th
50%
tsu
tPHL
VDD Vdc
50%
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
tsu
th 50%
th
Min
500 200 150
500 200 150
500 200 150
400 175 130
335 165 125
90 40 40
30 20 20
40 30 25
80 30 25
-- -- --
-- -- --
-- -- --
MOTOROLA CMOS LOGIC DATA
tsu tPLH
No Limit
Typ #
╜ 25 0 5 ╜ 70 ╜ 20 ╜ 10 ╜ 40 ╜5 0 120 50 30 135 45 40 300 130 95 100 50 40 2.5 6.0 10 25 10 7.5 90 20 15 40 15 10 80 40 35
Max
600 260 190
200 100 80
1.2 2.0 3.0
-- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- --
MHz
Unit
ns ns ns ns ns ns ns ns ns ns ns --
LOGIC DIAGRAM
DP3 12 DP2 11 DP1 10 DP0 9 P/S J 7 4
D K 3 C R
Q
D C R
Q
D C R
Q
D C R
Q
13 Q3
14 Q2 C 6 15 Q1 R T/C 5 2 1 Q0
APPLICATION DIAGRAM Shift Left/Shift Right Register
Q0 Q1 Q2 LEFT SHIFT SERIAL INPUT RIGHT SHIFT SERIAL OUTPUT LEFT SHIFT SERIAL OUTPUT
VDD 16 15 VDD Q1 14 13 12 11 10 9 Q2 Q3 DP3 DP2 DP1 DP0
Q3
Q0 T/C 1 2
K 3
J 4
R 5
C 6
P/S VSS 7 8
RIGHT SHIFT SERIAL INPUT RESET CLOCK LEFT/RIGHT SHIFT SELECT
VDD
MOTOROLA CMOS LOGIC DATA
MC14035B 147
OUTLINE DIMENSIONS
L SUFFIX CERAMIC DIP PACKAGE CASE 620╜10 ISSUE V
╜A╜
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. DIM A B C D E F G H K L M N INCHES MIN MAX 0.750 0.785 0.240 0.295 ╜╜╜ 0.200 0.015 0.020 0.050 BSC 0.055 0.065 0.100 BSC 0.008 0.015 0.125 0.170 0.300 BSC 0_ 15 _ 0.020 0.040 MILLIMETERS MIN MAX 19.05 19.93 6.10 7.49 ╜╜╜ 5.08 0.39 0.50 1.27 BSC 1.40 1.65 2.54 BSC 0.21 0.38 3.18 4.31 7.62 BSC 0_ 15 _ 0.51 1.01
╜B╜
1 8
C
L
╜T╜
SEATING PLANE
N E F D G
16 PL
K M J
16 PL
0.25 (0.010)
M
M
T B
S
0.25 (0.010)
T A
S
P SUFFIX PLASTIC DIP PACKAGE CASE 648╜08 ISSUE R
╜A╜
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M S INCHES MIN MAX 0.740 0.770 0.250 0.270 0.145 0.175 0.015 0.021 0.040 0.70 0.100 BSC 0.050 BSC 0.008 0.015 0.110 0.130 0.295 0.305 0_ 10 _ 0.020 0.040 MILLIMETERS MIN MAX 18.80 19.55 6.35 6.85 3.69 4.44 0.39 0.53 1.02 1.77 2.54 BSC 1.27 BSC 0.21 0.38 2.80 3.30 7.50 7.74 0_ 10 _ 0.51 1.01
B
1 8
F S
C
L
╜T╜ H G D
16 PL
SEATING PLANE
K
J T A
M
M
0.25 (0.010)
M
MC14035B 148
MOTOROLA CMOS LOGIC DATA
OUTLINE DIMENSIONS
D SUFFIX PLASTIC SOIC PACKAGE CASE 751B╜05 ISSUE J
╜A╜
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. MILLIMETERS MIN MAX 9.80 10.00 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50 INCHES MIN MAX 0.386 0.393 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.229 0.244 0.010 0.019
16
9
╜B╜
1 8
P
8 PL
0.25 (0.010)
M
B
S
G F
K C ╜T╜
SEATING PLANE
R
X 45 _
M D
16 PL M
J
0.25 (0.010)
T B
S
A
S
DIM A B C D F G J K M P R
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1╜800╜441╜2447 or 602╜303╜5454 MFAX: [email protected] ╜ TOUCHTONE 602╜244╜6609 INTERNET: http://Design╜NET.com
JAPAN: Nippon Motorola Ltd.; Tatsumi╜SPD╜JLDC, 6F Seibu╜Butsuryu╜Center, 3╜14╜2 Tatsumi Koto╜Ku, Tokyo 135, Japan. 03╜81╜3521╜8315 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852╜26629298
MOTOROLA CMOS LOGIC DATA
*MC14035B/D*
MC14035B MC14035B/D 149